減少PCB板電磁干擾的4個設計技巧

中信華

    電子設備的電子信號和處理器的頻率不斷提升，電子系統(tǒng)已是一個包含多種元器件和許多分系統(tǒng)的復雜設備。高密和高速會令系統(tǒng)的輻射加重，而低壓和高靈敏度會使系統(tǒng)的抗擾度降低。

# T+ E* p  S; ?! X9 ]    因此，電磁干擾（EMI）實在是威脅著電子設備的安全性、可靠性和穩(wěn)定性。我們在設計電子產(chǎn)品時，PCB板的設計對解決EMI問題至關(guān)重要。
7 J% c4 M$ k- S* j% U
    本文主要講解pcb設計時要注意的地方，從而減低PCB板中的電磁干擾問題。
, u; u* E+ A9 ^! i6 ~( H' m
$ V: N1 ~  W! Q+ K9 h3 c* ~    電磁干擾（EMI）的定義
2 L/ Y9 m8 j% `" u1 j( V
) V4 D* N/ k/ m  o( M9 _& n6 I) f    電磁干擾（EMI，ElectroMagneTIcInterference），可分為輻射和傳導干擾。輻射干擾就是干擾源以空間作為媒體把其信號干擾到另一電網(wǎng)絡。而傳導干擾就是以導電介質(zhì)作為媒體把一個電網(wǎng)絡上的信號干擾到另一電網(wǎng)絡。在高速系統(tǒng)設計中，集成電路引腳、高頻信號線和各類接插頭都是PCB板設計中常見的輻射干擾源，它們散發(fā)的電磁波就是電磁干擾（EMI），自身和其他系統(tǒng)都會因此影響正常工作。
4 Q8 f1 J  _+ G6 B. j7 E
! h6 Z0 A& H, {' I7 A% V    針對電磁干擾（EMI）的PCB板設計技巧
& q; h0 {1 x; k9 e* c6 h- d
    現(xiàn)今PCB板設計技巧中有不少解決EMI問題的方案，例如：EMI抑制涂層、合適的EMI抑制零件和EMI仿真設計等�，F(xiàn)在簡單講解一下這些技巧。

" t  R$ j6 [2 A3 R( q. s    1、共模EMI干擾源（如在電源匯流排形成的瞬態(tài)電壓在去耦路徑的電感兩端形成的電壓降）

5 F, J1 p5 u6 r. p) V4 J    在電源層用低數(shù)值的電感，電感所合成的瞬態(tài)信號就會減少，共模EMI從而減少。
0 T4 ~: M$ `% M
  X6 x( I& c, a! A" J    減少電源層到IC電源引腳連線的長度。
* p! }  K) I- _0 M% q1 I- J, ~( `, l
/ `4 M5 p$ |' B+ \    使用3－6mil的PCB層間距和FR4介電材料。
2 _3 P7 P& z( n# \9 G! Y
    2、電磁屏蔽
' L1 ^+ F5 A: @/ J8 Z$ {9 n1 {# F
    盡量把信號走線放在同一PCB層，而且要接近電源層或接地層。

9 R+ n( Y" Q: J5 q    電源層要盡量靠近接地層

# l' P/ a, a% e    3、零件的布局（布局的不同都會影響到電路的干擾和抗干擾能力）
: c6 V( l5 i8 u
    根據(jù)電路中不同的功能進行分塊處理（例如解調(diào)電路、高頻放大電路及混頻電路等），在這個過程中把強和弱的電信號分開，數(shù)字和模擬信號電路都要分開

" v, l& @* y$ Y) g    各部分電路的濾波網(wǎng)絡必須就近連接，這樣不僅可以減小輻，這樣可以提高電路的抗干擾能力和減少被干擾的機會。

, L& ~' {+ G, E4 l( s8 L    易受干擾的零件在布局時應盡量避開干擾源，例如數(shù)據(jù)處理板上CPU的干擾等。

    4、布線的考慮（不合理的布線會造成信號線之間的交叉干擾）

. T0 Z9 f  `  ~7 G8 V    不能有走線貼近PCB板的邊框，以免于制作時造成斷線。

    電源線要寬，環(huán)路電阻便會因而減少。

2 j) T. {/ m7 U8 d- c: X* @0 ~    信號線盡可能短，并且減少過孔數(shù)目。

    拐角的布線不可以用直角方法，應以135°角為佳。
9 b+ k6 o, g, v  c$ D
$ t5 {0 j& W9 Q, g0 V2 m- ?    數(shù)字電路與模擬電路應以地線隔離，數(shù)字地線與模擬地線都要分離，最后接電源地。

    減少電磁干擾是PCB板設計重要的一環(huán)，只要在設計時多往這一邊想自然在產(chǎn)品測驗如emc測驗中便會更易合格。

6 h- \. F- p% k* ]# R! `' L8 c