Altium Designer PCB走線的等長誤差如何通過規(guī)則進(jìn)行控制？

嘻嘻哈哈123 · 發(fā)表于 2021-1-20 13:55:26

Altium designer PCB走線的等長誤差如何通過規(guī)則進(jìn)行控制？

答：在DDR的設(shè)計(jì)中，需要對(duì)數(shù)據(jù)線及地址線進(jìn)行分組及等長來滿足時(shí)序匹配，通常DDR的數(shù)據(jù)線之間的長度誤差需要保證在50mil以內(nèi)，地址線的長度誤差需要保證在100mil以內(nèi)，如果靠手工去控制的話，難免會(huì)出現(xiàn)紕漏，那如何通過軟件的規(guī)則來進(jìn)行約束呢？

游客，如果您要查看本帖隱藏內(nèi)容請(qǐng)回復(fù)

本條問答已經(jīng)錄制視頻教程，播放地址：https://www.fanyedu.com/course/20501.html

--------------------------------------------------------------
每天學(xué)習(xí)一個(gè)技巧，日積月累你也是專家！
使用前請(qǐng)您先閱讀以下條款:
1、轉(zhuǎn)載本站提供的資源請(qǐng)勿刪除本說明文件。
2、分享技術(shù)文檔源自凡億教育技術(shù)驗(yàn)總結(jié)分享！
3、表述觀點(diǎn)僅代表我方建議，不對(duì)直接引用造成損失負(fù)責(zé)！