電子產(chǎn)業(yè)一站式賦能平臺

PCB聯(lián)盟網(wǎng)

搜索
查看: 2444|回復(fù): 1
收起左側(cè)

在PCB設(shè)計中有哪些要點?

[復(fù)制鏈接]

506

主題

2640

帖子

1萬

積分

管理員

Rank: 5Rank: 5

積分
18634

優(yōu)秀版主榮譽管理論壇元老

跳轉(zhuǎn)到指定樓層
樓主
發(fā)表于 2017-7-17 11:37:29 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
pcb設(shè)計在整個電路板中非常重要,它決定著整個pcb的基礎(chǔ)。本文總結(jié)了在PCB設(shè)計中一些需要注意的要點,以供參考。 + ]& G$ O$ Q& R3 _! e
    1、選擇PCB板材   M' ~* U8 X# q5 [" n- A  R8 P7 g' K2 y/ I
    選擇PCB板材必須在滿足設(shè)計需求和可量產(chǎn)性及成本中間取得平衡點。設(shè)計需求包含電氣和機構(gòu)這兩部分。通常在設(shè)計非常高速的PCB板子(大于GHz的頻率)時這材質(zhì)問題會比較重要。例如,現(xiàn)在常用的FR-4材質(zhì),在幾個GHz的頻率時的介質(zhì)損(dielectric loss)會對信號衰減 有很大的影響,可能就不合用。就電氣而言,要注意介電常數(shù)(dielectric constant)和介 質(zhì)損在所設(shè)計的頻率是否合用。
& I' N( O0 g5 ?4 _4 b3 e" i& @! r+ y5 ^: R! j& E3 V
    2、避免高頻干擾
( P, a* ]* T: c1 N
9 G5 Z* p' ^8 I1 ~/ b; K% x    避免高頻干擾的基本思路是盡量降低高頻信號電磁場的干擾,也就是所謂的串?dāng)_ (Crosstalk)?捎美蟾咚傩盘柡湍M信號之間的距離,或加ground guard/shunt traces 在模擬信號旁邊,還要注意數(shù)字地對模擬地的噪聲干擾。
& f& L* ?' [& l8 R* g/ O    3、解決信號的完整性問題 / N- u3 I. s+ h/ `1 w
    信號完整性基本上是阻抗匹配的問題。而影響阻抗匹配的因素有信號源的架構(gòu)和輸出阻抗 (output impedance),走線的特性阻抗,負載端的特性,走線的拓樸(topology)架構(gòu)等。解決的方式是靠端接(termination)與調(diào)整走線的拓樸。   Y; Y4 a3 i4 I! z1 C6 _5 {
    4、實現(xiàn)差分布線方式
9 W) A: I5 p. o* h; O9 g  S    差分對的布線有兩點要注意,一是兩條線的長度要盡量一樣長,另一是兩線的間距(此間距 由差分阻抗決定)要一直保持不變,也就是要保持平行。平行的方式有兩種,一為兩條線走 在同一走線層(side-by-side),一為兩條線走在上下相鄰兩層(over-under)。一般以前者 side-by-side實現(xiàn)的方式較多。 ?
/ N) {: k8 _. Z    5、在只有一個輸出端的時鐘信號線情況下,實現(xiàn)差分布線
7 q6 s0 B2 n( o7 S    要用差分布線一定是信號源和接收端也都是差分信號才有意義。所以對只有一個輸出端的時 鐘信號是無法使用差分布線的。 ' @- ]- O4 Z3 C- a# v$ P
    6、接收端差分線對間的匹配電阻
: M0 r1 d- K2 H    接收端差分線對間的匹配電阻通常會加,其值應(yīng)等于差分阻抗的值。這樣信號品質(zhì)會好些。 . z  r) i+ n% e* ^
    7、差分對的布線要靠近且平行 ; e( y* N! [. _# A8 G
    對差分對的布線方式應(yīng)該要適當(dāng)?shù)目拷移叫。所謂適當(dāng)?shù)目拷且驗檫@間距會影響到差分 阻抗(differential impedance)的值,此值是設(shè)計差分對的重要參數(shù)。需要平行也是因為要保持差分阻抗的一致性。若兩線忽遠忽近,差分阻抗就會不一致,就會影響信號完整性 (signal integrity)及時間延遲(timing delay)。 # \4 N4 _2 W6 k& G9 a
    8、處理實際布線中的一些理論沖突的問題 , Z  P; \2 Q& W' _
    a. 基本上,將模/數(shù)地分割隔離是對的。要注意的是信號走線盡量不要跨過有分割的地方(moat),還有不要讓電源和信號的回流電流路徑(returning current path)變太大。 ?
! ?+ R: \" h6 W6 X    b. 晶振是模擬的正反饋振蕩電路,要有穩(wěn)定的振蕩信號,必須滿足loop gain與phase的規(guī)范,而這模擬信號的振蕩規(guī)范很容易受到干擾,即使加ground guard traces可能也無法完全隔離干擾。而且離的太遠,平面上的噪聲也會影響正反饋振蕩電路。所以,一定要將 晶振和芯片的距離進可能靠近。 ) E7 ^. W# q6 N0 O
    c. 確實高速布線與EMI的要求有很多沖突。但基本原則是因EMI所加的電阻電容或ferrite bead,不能造成信號的一些電氣特性不符合規(guī)范。所以,最好先用安排走線和PCB疊層的技 巧來解決或減少EMI的問題,如高速信號走內(nèi)層。最后才用電阻電容或ferrite bead的方式,以降低對信號的傷害。 # p6 c6 @2 n# P3 P3 L' Z
    9、解決高速信號的手工布線和自動布線之間的矛盾 ( {1 k1 G7 V% C$ }2 M+ \: q. L4 e& ^
    現(xiàn)在較強的布線軟件的自動布線器大部分都有設(shè)定約束條件來控制繞線方式及過孔數(shù)目。各家EDA公司的繞線引擎能力和約束條件的設(shè)定項目有時相差甚遠。例如,是否有足夠的約束條件控制蛇行線(serpentine)蜿蜒的方式,能否控制差分對的走線間距等。這會影響到 自動布線出來的走線方式是否能符合設(shè)計者的想法。另外,手動調(diào)整布線的難易也與繞線 引擎的能力有絕對的關(guān)系。例如,走線的推擠能力,過孔的推擠能力,甚至走線對敷銅的推擠能力等等。所以,選擇一個繞線引擎能力強的布線器,才是解決之道。
. D3 d2 T" q9 M: o2 f2 |    來源:凡億PCB

發(fā)表回復(fù)

您需要登錄后才可以回帖 登錄 | 立即注冊

本版積分規(guī)則

關(guān)閉

站長推薦上一條 /1 下一條


聯(lián)系客服 關(guān)注微信 下載APP 返回頂部 返回列表