IEEE Spectrum | Hybrid bonding技術(shù)在3D芯片中扮演主角

逍遙設(shè)計(jì)自動(dòng)化

簡介
在半導(dǎo)體行業(yè)繼續(xù)追求納米級(jí)縮小電路的同時(shí)，涉及更大尺度（數(shù)百或數(shù)千納米）的技術(shù)可能在未來五年內(nèi)同樣引人注目。Hybrid bonding可以將兩個(gè)或更多芯片堆疊在同一封裝中。


圖1：Hybrid bonding 在兩個(gè)芯片的銅互連之間建立高密度的3D連接。在這個(gè)案例中，Imec成功實(shí)現(xiàn)了每400納米一個(gè)連接。


圖2：Hybrid bonding的基本制程
2 ]6 }6 l  `/ c' i
上圖展示了Hybrid bonding的基本制程。兩個(gè)晶圓（或一個(gè)芯片和一個(gè)晶圓）面對(duì)面對(duì)齊，表面覆蓋有氧化物絕緣層和略微凹陷的銅墊，這些銅墊與芯片的互連層相連。

  ?% H7 r: d; P. ~3 h8 ]4 z8 M3 R  Y( yHybrid bonding技術(shù)允許芯片制造商在處理器和存儲(chǔ)器中增加晶體管數(shù)量，盡管晶體管本身的縮小速度已經(jīng)放緩。在2024年5月于丹佛舉行的IEEE電子元件與技術(shù)會(huì)議（ECTC）上，來自世界各地的研究小組展示了對(duì)這項(xiàng)技術(shù)的多項(xiàng)改進(jìn)，其中一些成果可能導(dǎo)致3D堆疊芯片之間連接密度創(chuàng)紀(jì)錄：每平方毫米硅片上可達(dá)700萬個(gè)連接。

這些大量連接的需求源于半導(dǎo)體進(jìn)展的新性質(zhì)。英特爾的Yi Shi在ECTC上向工程師們解釋，摩爾定律現(xiàn)在受到一個(gè)稱為系統(tǒng)技術(shù)協(xié)同優(yōu)化（STCO）概念的支配。在這個(gè)概念下，芯片的功能（如緩存內(nèi)存、輸入/輸出和邏輯）被分別制造，每個(gè)功能都使用最適合的制造技術(shù)。然后，可以使用Hybrid bonding和其他先進(jìn)的封裝技術(shù)將這些子系統(tǒng)組裝在一起，使其性能與單片硅相當(dāng)。但這只有在高密度連接可以在單獨(dú)的硅片之間以小延遲和低能耗傳輸數(shù)據(jù)時(shí)才能實(shí)現(xiàn)。
& G+ G9 k4 P% M) m, k
/ Y3 i% A8 ^; i( I+ R( k7 u4 E/ W8 r在所有先進(jìn)封裝技術(shù)中，Hybrid bonding提供了最高密度的垂直連接。因此，它是先進(jìn)封裝行業(yè)增長最快的領(lǐng)域。根據(jù)Yole Group的技術(shù)和市場分析師Gabriella Pereira的說法，整個(gè)市場預(yù)計(jì)到2029年將增長兩倍多，達(dá)到380億美元。Yole預(yù)測，到那時(shí)Hybrid bonding將占市場的約一半，盡管目前它只占很小一部分。
7 e, f) X( h% Q9 Q& N2 ~. k
在Hybrid bonding中，銅墊被建立在每個(gè)芯片的頂面。銅周圍是絕緣體，通常是二氧化硅，而墊本身略微凹陷于絕緣體表面。在對(duì)氧化物進(jìn)行化學(xué)修飾后，兩個(gè)芯片被面對(duì)面壓在一起，使凹陷的墊對(duì)齊。然后，這個(gè)"三明治"結(jié)構(gòu)被緩慢加熱，導(dǎo)致銅膨脹跨越間隙并融合，連接兩個(gè)芯片。

! u2 l0 ~3 M0 Q, m6 y. n  z, ~6 l! k改進(jìn)Hybrid bonding
研究人員正在通過多種方法改進(jìn)Hybrid bonding技術(shù)：
2 T( v' ^. Y0 b* k% j5 J  p

表面平整化：為了以100納米級(jí)的精度將兩個(gè)晶圓結(jié)合在一起，整個(gè)晶圓必須幾乎完全平整�；瘜W(xué)機(jī)械平坦化（CMP）過程在這里起著關(guān)鍵作用。

粘合強(qiáng)度：研究人員正在嘗試使用不同的表面材料（如碳氮化硅而不是二氧化硅）和不同的化學(xué)活化方案來確保平整部分足夠牢固地粘合在一起。

銅連接控制：控制銅墊之間間隙的大小非常重要。三星的Seung Ho Hahn報(bào)告了一種新的化學(xué)過程，希望通過每次蝕刻一個(gè)原子層的銅來精確控制這個(gè)間隙。

改善銅連接質(zhì)量：東北大學(xué)的研究人員報(bào)告了一種新的冶金方案，可能最終生成跨越邊界的大型單晶銅，這將降低連接的電阻并提高其可靠性。

簡化粘合過程：一些實(shí)驗(yàn)旨在降低形成鍵所需的退火溫度（通常為300°C），以最大限度地減少長時(shí)間加熱對(duì)芯片的潛在損壞風(fēng)險(xiǎn)。應(yīng)用材料公司的研究人員提出了一種方法，可以將退火時(shí)間從數(shù)小時(shí)大幅縮短到僅5分鐘。

$ ^$ P, i9 ^$ f" O9 o# Y, }
8 Z$ Y" _" L! I3 M; E芯片到晶圓（CoW）的Hybrid bonding
芯片到晶圓（CoW）的Hybrid bonding對(duì)先進(jìn)CPU和GPU制造商來說更有用：它允許芯片制造商堆疊不同大小的Chiplet，并在綁定到另一個(gè)芯片之前測試每個(gè)芯片，確保他們不會(huì)因單個(gè)有缺陷的部件而毀掉昂貴的CPU。
8 m0 I& D' H% Y7 \$ J- q
然而，CoW面臨著WoW（晶圓到晶圓）的所有困難，而且緩解這些困難的選擇更少。例如，CMP被設(shè)計(jì)用來使晶圓平整，而不是單個(gè)芯片。一旦芯片從源晶圓上切割下來并經(jīng)過測試，就很難再改善其粘合準(zhǔn)備狀態(tài)。

盡管如此，英特爾的研究人員報(bào)告了具有3微米間距的CoW混合鍵合，而Imec的團(tuán)隊(duì)甚至實(shí)現(xiàn)了2微米，主要是通過在芯片仍然附著在晶圓上時(shí)使其非常平整，并在整個(gè)過程中保持其超級(jí)清潔。兩個(gè)團(tuán)隊(duì)都使用等離子體蝕刻來切割芯片，而不是使用傳統(tǒng)的專用刀片方法。與刀片不同，等離子體蝕刻不會(huì)導(dǎo)致邊緣出現(xiàn)碎屑，這些碎屑可能會(huì)干擾連接。它還允許Imec團(tuán)隊(duì)塑造芯片，制作倒角邊緣，以緩解可能破壞連接的機(jī)械應(yīng)力。
; f$ }- G) h, E
CoW Hybrid bonding對(duì)高帶寬內(nèi)存（HBM）的未來重要。HBM是DRAM芯片的堆棧（目前為8到12層高），位于控制邏輯芯片之上。它通常與高端GPU放置在同一封裝中，對(duì)于處理運(yùn)行大型語言模型（如ChatGPT）所需的大量數(shù)據(jù)重要。目前，HBM芯片使用微凸點(diǎn)技術(shù)堆疊，在每層之間有微小的焊料球，周圍是有機(jī)填充物。
+ ^6 ~$ F6 x$ j' d
但隨著AI推動(dòng)內(nèi)存需求不斷增加，DRAM制造商希望在HBM芯片中堆疊20層或更多。微凸點(diǎn)占用的體積意味著這些堆棧很快將太高，無法與GPU正確地配套在封裝中。Hybrid bonding將縮小HBM的高度，并使熱量更容易從封裝中散出，因?yàn)閷娱g的熱阻會(huì)降低。

$ C% g. ]% n! G/ Q. O8 \在ECTC上，三星工程師展示了Hybrid bonding可以產(chǎn)生16層HBM堆棧。三星高級(jí)工程師Hyeonmin Lee表示：“我認(rèn)為使用這項(xiàng)技術(shù)制造超過20層的堆棧是可能的。”其他新的CoW技術(shù)也可能有助于將Hybrid bonding引入高帶寬內(nèi)存。CEA Leti的研究人員正在探索所謂的自對(duì)準(zhǔn)技術(shù)。這將有助于僅使用化學(xué)過程就確保良好的CoW連接。每個(gè)表面的某些部分將被制成疏水性，某些部分制成親水性，從而導(dǎo)致表面能自動(dòng)滑入到位。

在ECTC上，來自東北大學(xué)和雅馬哈機(jī)器人的研究人員報(bào)告了類似方案的工作，使用水的表面張力來對(duì)準(zhǔn)實(shí)驗(yàn)性DRAM芯片上的5微米墊，精度優(yōu)于50納米。
6 {% e9 C# ~/ [7 t" B& @6 n
4 b( G8 f3 S! T' j* p  i& t
/ @' T. i3 D: X9 s: DHybrid bonding的未來
研究人員幾乎肯定會(huì)繼續(xù)減小Hybrid bonding連接的間距。臺(tái)灣積體電路制造公司（TSMC）路徑研究系統(tǒng)項(xiàng)目經(jīng)理Han-Jong Chia在ECTC上告訴工程師們，200納米的WoW間距不僅可能，而且是可取的。在兩年內(nèi)，TSMC計(jì)劃引入一種稱為背面供電的技術(shù)（英特爾計(jì)劃在今年年底前引入同樣的技術(shù)）。
( K' C7 G. L. Z! T& S
這是一種將芯片的大塊供電互連放在硅表面下方而不是上方的技術(shù)。隨著這些電源管道的移開，最上面的層可以更好地連接到更小的Hybrid bonding鍵合墊，TSMC研究人員計(jì)算出。具有200納米鍵合墊的背面供電將大大降低3D連接的電容，使能效和信號(hào)速度的衡量指標(biāo)比使用400納米鍵合墊時(shí)提高多達(dá)8倍。

6 {- h1 r; o- W9 v: x, u未來，如果鍵合間距進(jìn)一步縮小，Chia建議，可能會(huì)出現(xiàn)"折疊"電路塊的實(shí)用方法，即電路塊跨兩個(gè)晶圓構(gòu)建。這樣，塊內(nèi)現(xiàn)在的一些長連接可能能夠采取垂直捷徑，潛在地加快計(jì)算速度并降低功耗。
1 a; [2 B' k( W7 a
) @% @3 F% u0 y6 tHybrid bonding的應(yīng)用可能不僅限于硅。CEA Leti的Souriau表示：“今天有大量關(guān)于硅到硅晶圓的開發(fā)，但我們也在研究氮化鎵和硅晶圓以及玻璃晶圓之間的Hybrid bonding...各種材料之間的結(jié)合。”他的組織甚至展示了用于量子計(jì)算芯片的Hybrid bonding研究，這涉及超導(dǎo)鈮而不是銅的對(duì)準(zhǔn)和鍵合。

Souriau說："很難說極限會(huì)在哪里。事情發(fā)展得非常快。"
+ \; d) y( a$ k, D5 B6 j

Hybrid bonding在光電子領(lǐng)域的應(yīng)用
隨著數(shù)據(jù)中心和高性能計(jì)算對(duì)帶寬和能效的需求不斷增加，光電子技術(shù)正成為一個(gè)重要的發(fā)展方向。Hybrid bonding技術(shù)在這一領(lǐng)域也展現(xiàn)出巨大潛力，特別是在光電子集成芯片（PIC）、硅基光電子（SiPh）和光電共封裝（Co-Packaged Optics）等應(yīng)用中。
3 o6 a% D3 ]1 l) K) w
3 q9 s, c2 a  d$ u) \% g* ^1. 光電子集成芯片（PIC）：
Hybrid bonding技術(shù)使得將光學(xué)元件（如激光器、調(diào)制器和探測器）與電子控制電路緊密集成成為可能。這種緊密集成可以顯著提高PIC的性能，減少信號(hào)損失，并提高整體系統(tǒng)的效率。
$ L- B. o+ b! X6 u1 q
2 z1 w$ {* e& {2. 硅基光電子（SiPh）：
在硅基光電子領(lǐng)域，Hybrid bonding可以用于將專門的III-V族材料（如銦磷或砷化鎵）制成的激光器和探測器與硅基光波導(dǎo)和電路結(jié)合。這種方法結(jié)合了不同材料的優(yōu)勢，克服了硅作為間接帶隙半導(dǎo)體在光發(fā)射方面的固有限制。

3. 光電共封裝（Co-Packaged Optics）：
對(duì)于數(shù)據(jù)中心和高性能計(jì)算應(yīng)用，光電共封裝正成為一個(gè)重要趨勢。Hybrid bonding技術(shù)可以實(shí)現(xiàn)光學(xué)引擎和交換芯片的緊密集成，減少電信號(hào)傳輸距離，從而降低功耗并提高數(shù)據(jù)傳輸速率。

Hybrid bonding在這些應(yīng)用中的優(yōu)勢包括：
! N4 K9 Q! C; K5 G2 m

更高的集成度：允許光學(xué)和電子元件在更小的空間內(nèi)緊密排列。

改善的熱管理：通過更好的熱耦合，有助于管理光電器件的熱量。

更短的互連：減少光學(xué)和電子信號(hào)之間的傳輸距離，提高性能。

更好的信號(hào)完整性：減少寄生效應(yīng)，提高高速信號(hào)的質(zhì)量。

! c' n; m$ }7 {4 G( \3 U然而，將Hybrid bonding應(yīng)用于光電子領(lǐng)域也面臨一些挑戰(zhàn)：

材料兼容性：確保不同材料系統(tǒng)（如III-V族半導(dǎo)體和硅）之間的良好界面。

對(duì)準(zhǔn)精度：光學(xué)元件通常需要亞微米級(jí)的對(duì)準(zhǔn)精度。

熱膨脹匹配：不同材料的熱膨脹系數(shù)差異可能導(dǎo)致應(yīng)力和可靠性問題。

良率考慮：集成更多元件可能增加整體良率風(fēng)險(xiǎn)。

研究人員和工程師正在積極解決這些挑戰(zhàn)。例如，一些團(tuán)隊(duì)正在開發(fā)新的對(duì)準(zhǔn)技術(shù)和界面材料，以改善不同材料系統(tǒng)之間的兼容性。其他研究則專注于優(yōu)化Hybrid bonding工藝，以滿足光電子器件的特殊需求。
3 ~, X6 J' [( h. e" |: D
0 T$ I. c- H# s" b2 |
結(jié)論
Hybrid bonding技術(shù)正在推動(dòng)芯片制造和封裝技術(shù)的革新。從高性能計(jì)算到光電子集成，這項(xiàng)技術(shù)都展現(xiàn)出巨大的應(yīng)用潛力。隨著研究人員繼續(xù)突破技術(shù)極限，我們可以期待在未來幾年看到更多基于Hybrid bonding的創(chuàng)新產(chǎn)品和解決方案。

6 A7 u' ?8 A: ?9 ?$ h1 F2 |6 V' }在材料兼容性、對(duì)準(zhǔn)精度和熱管理等方面仍然存在一些技術(shù)挑戰(zhàn)，但Hybrid bonding無疑將在未來的半導(dǎo)體和光電子產(chǎn)業(yè)中扮演關(guān)鍵角色。隨著這些挑戰(zhàn)被逐步克服，我們可能會(huì)看到更多創(chuàng)新應(yīng)用的出現(xiàn)，如更高性能的AI加速器、更高帶寬的內(nèi)存系統(tǒng)，以及更高效的光電集成設(shè)備。
1 v. e& G/ |9 i, Q9 `9 }5 \
$ [; f8 D0 B) Q5 i9 BHybrid bonding技術(shù)的持續(xù)發(fā)展不僅將推動(dòng)電子產(chǎn)品的性能提升，還可能催生全新的應(yīng)用領(lǐng)域和產(chǎn)品類型。它為工程師和設(shè)計(jì)師提供了新的工具，使他們能夠突破當(dāng)前技術(shù)的限制，創(chuàng)造出更加先進(jìn)和高效的系統(tǒng)。
: D) g- z8 {5 T. n, a  s9 L
參考來源[1] S. K. Moore, "Hybrid Bonding Plays Starring Role in 3D Chips," IEEE Spectrum, Aug. 11, 2024. [Online].
/ Z/ w( p5 ]! v$ I5 R
- END -
, J& A3 o5 q( V
軟件申請(qǐng)我們歡迎化合物/硅基光電子芯片的研究人員和工程師申請(qǐng)?bào)w驗(yàn)免費(fèi)版PIC Studio軟件。無論是研究還是商業(yè)應(yīng)用，PIC Studio都可提升您的工作效能。
: @7 `1 h) z2 Y8 M點(diǎn)擊左下角"閱讀原文"馬上申請(qǐng)

歡迎轉(zhuǎn)載
* v/ d) D/ w, I0 g
& y* n& Z+ J$ ^' g0 f, q% P轉(zhuǎn)載請(qǐng)注明出處，請(qǐng)勿修改內(nèi)容和刪除作者信息！
* Q9 P+ ~1 N0 O' s5 r


* W" \! [3 M, h, S/ o, k

" ~+ y+ Y! Z' T. b關(guān)注我們

0 V2 k" e) Y+ X! O* p" N

: x' b* a5 x& }: Y! H& n% L9 o

$ `" H5 O& F2 |# {/ c& c/ I$ l- {/ V6 V; p + ]7 e8 {  |( s8 B, ^" C8 ~4 `

                     



- e9 u3 i7 ]' N5 r; g關(guān)于我們：
) i& M& |$ C5 E; ~' Q深圳逍遙科技有限公司（Latitude Design Automation Inc.）是一家專注于半導(dǎo)體芯片設(shè)計(jì)自動(dòng)化（EDA）的高科技軟件公司。我們自主開發(fā)特色工藝芯片設(shè)計(jì)和仿真軟件，提供成熟的設(shè)計(jì)解決方案如PIC Studio、MEMS Studio和Meta Studio，分別針對(duì)光電芯片、微機(jī)電系統(tǒng)、超透鏡的設(shè)計(jì)與仿真。我們提供特色工藝的半導(dǎo)體芯片集成電路版圖、IP和PDK工程服務(wù)，廣泛服務(wù)于光通訊、光計(jì)算、光量子通信和微納光子器件領(lǐng)域的頭部客戶。逍遙科技與國內(nèi)外晶圓代工廠及硅光/MEMS中試線合作，推動(dòng)特色工藝半導(dǎo)體產(chǎn)業(yè)鏈發(fā)展，致力于為客戶提供前沿技術(shù)與服務(wù)。

http://www.latitudeda.com/
9 O/ T7 _( H% }2 A1 a（點(diǎn)擊上方名片關(guān)注我們，發(fā)現(xiàn)更多精彩內(nèi)容）