先進(jìn)封裝技術(shù)在人工智能和高性能計(jì)算領(lǐng)域的應(yīng)用：SEMICON Taiwan 2024 見解

逍遙設(shè)計(jì)自動化

引言
3 S' h2 y0 l' ~  X$ Q5 `# F在 SEMICON Taiwan 2024 上，業(yè)界領(lǐng)袖齊聚一堂，討論了封裝技術(shù)的最新進(jìn)展。本文探討會議重點(diǎn)，關(guān)注三個(gè)關(guān)鍵領(lǐng)域：晶圓上芯片封裝（CoWoS）、扇出型板級封裝（FOPLP）和玻璃基板技術(shù)[1]。

CoWoS：突破集成的界限
; \8 E& c! \5 T* F臺積電作為半導(dǎo)體制造領(lǐng)域的佼佼者，一直走在 CoWoS 技術(shù)開發(fā)的前沿。CoWoS 是一種 2.5D 封裝解決方案，允許在單個(gè)中介層上集成多個(gè)芯片，從而為 AI 和 HPC 應(yīng)用提供更高的性能和更低的功耗。


6 k& D" G. H# N& ^, Z( a; C, f. |圖1展示了臺積電的 CoWoS 技術(shù)路線圖，顯示了向更大中介層尺寸發(fā)展的進(jìn)程。
1 P4 D6 H& b7 j: W* u
臺積電的 CoWoS 路線圖旨在到 2030 年實(shí)現(xiàn) 8-10 倍光罩尺寸的中介層。雄心勃勃的目標(biāo)是由對更強(qiáng)大 AI 處理器日益增長的需求推動的。推出了三種 CoWoS 變體：

CoWoS-S：標(biāo)準(zhǔn)版本，使用硅中介層，能夠達(dá)到最大 3.3 倍光罩尺寸。

CoWoS-R：使用有機(jī)重布線層（RDL）中介層，簡化設(shè)計(jì)流程，縮短集成時(shí)間。

CoWoS-L：在 RDL 中介層中整合局部硅互連，平衡了硅和有機(jī)中介層的優(yōu)勢。
[/ol]
5 s; U2 |' y( G/ H0 k, n( o
& I$ Z. o1 o2 u% |+ q
圖2顯示了 CoWoS-L 的優(yōu)勢，結(jié)合了硅和有機(jī)中介層的優(yōu)點(diǎn)。
- a3 L  t: C  [$ s) V/ E
CoWoS-L 預(yù)計(jì)將成為未來幾年最強(qiáng)大的解決方案，臺積電計(jì)劃在 2025 年實(shí)現(xiàn) 5.5 倍光罩尺寸的中介層，到 2030 年達(dá)到 8-10 倍。這項(xiàng)技術(shù)使集成更多晶體管成為可能，并提高了整體系統(tǒng)性能。

會議還強(qiáng)調(diào)了 Chiplet 和 3DIC 設(shè)計(jì)的優(yōu)勢。這些方法提供：

更低的所有權(quán)成本

減少設(shè)計(jì)遷移負(fù)擔(dān)

改進(jìn)的分級配對，提升系統(tǒng)性能

早期芯片缺陷檢測
# n& }1 }2 r$ G% Y[/ol]

9 Y8 A0 S% p5 ~  S9 ~
圖3展示了邏輯 Chiplet 和 3DIC 設(shè)計(jì)中分級配對的概念。
1 s/ A, r8 ^* h( U* c) p) y
然而，隨著集成水平的提高，良率管理變得尤為重要。臺積電強(qiáng)調(diào)了高集成良率的重要性，特別是對于在昂貴的先進(jìn)邏輯節(jié)點(diǎn)上制造的頂層芯片。隨著集成水平的提高，分割和拾取放置過程尤其具有挑戰(zhàn)性。
1 W: j& N( P# g) e: S

圖4說明了良率對先進(jìn)封裝成本的影響。

+ y, a. b7 W! J為應(yīng)對這些挑戰(zhàn)，臺積電呼吁業(yè)界支持開發(fā)：

新型熱界面材料（TIMs）

有機(jī)模塑化合物

底填材料

先進(jìn)的過程控制和計(jì)量工具
: J0 A* C* V- c$ x9 Y3 Q; A- E[/ol]
% S6 w4 y6 i0 \) u! J臺積電致力于擴(kuò)大 CoWoS 產(chǎn)能，以滿足日益增長的 AI 處理器需求。到 2026 年底，臺積電的 CoWoS 產(chǎn)能預(yù)計(jì)將達(dá)到每月 9-10 萬片晶圓，相比 2024 年底預(yù)期的每月 3-4 萬片晶圓有顯著增長。
& L7 I9 ]5 Y  G
扇出型板級封裝（FOPLP）：未來的擴(kuò)展方案
隨著中介層尺寸不斷增大，業(yè)界正在探索板級封裝解決方案，以提高產(chǎn)出并降低成本。FOPLP 相比傳統(tǒng)晶圓級封裝提供了幾個(gè)優(yōu)勢：

更高的產(chǎn)出：對于相同的中介層尺寸，600x600mm 的面板可以容納 8 倍于 12 英寸晶圓的中介層數(shù)量。

成本降低：板級處理在大批量生產(chǎn)中可以帶來顯著的成本節(jié)約。

靈活性：FOPLP 可以適用于各種應(yīng)用，從邊緣設(shè)備到高性能處理器。
[/ol]

/ c2 B9 f9 \' k+ Z
圖5比較了 600x600mm 面板與 12 英寸晶圓的中介層容量。

4 [' _9 ?) C' l2 e. ]2 e日月光作為半導(dǎo)體封裝和測試領(lǐng)域的領(lǐng)導(dǎo)者，在 FOPLP 技術(shù)上取得了重大進(jìn)展。已經(jīng)展示了：

良率良好的 600x600mm 板級封裝

有效的翹曲和斷裂控制

5μm/5μm RDL 線寬/間距能力

計(jì)劃在 2025 年前開發(fā) 2μm/2μm 原型
[/ol]
: x  A4 m* M) @/ \8 V; K0 h  @然而，業(yè)內(nèi)專家認(rèn)為，F(xiàn)OPLP 在高性能應(yīng)用（如 GPU 和 CPU）中的采用可能要到 2026-2027 年才會最早發(fā)生。這種延遲是由于：

現(xiàn)有產(chǎn)品路線圖專注于扇出型晶圓級封裝（FOWLP）技術(shù)，如 CoWoS

已分配的 FOWLP 開發(fā)資本預(yù)算

需要面板形狀因子標(biāo)準(zhǔn)化以加速開發(fā)努力并降低成本
[/ol]


0 H. b" g# n* ]圖6概述了日月光對 600x600mm 板級封裝解決方案的目標(biāo)。
$ r7 ~& ~6 d- _/ }- {' E5 m1 E
& W; j' [/ E5 q0 `4 R- _為促進(jìn) FOPLP 的廣泛采用，業(yè)界領(lǐng)袖呼吁：

面板形狀因子的標(biāo)準(zhǔn)化

工具制造商和材料供應(yīng)商之間的合作

加速設(shè)備路線圖

提高工具能力和良率
[/ol]

玻璃基板技術(shù)：下一個(gè)前沿
FOPLP 繼續(xù)發(fā)展，但業(yè)界也在探索玻璃基板技術(shù)作為有機(jī) RDL 中介層的潛在繼任者。玻璃基板提供了幾個(gè)優(yōu)勢：

更好的電氣性能

更精細(xì)的 RDL 能力

更低的熱膨脹系數(shù)（CTE）
[/ol]
英特爾在玻璃基板開發(fā)方面處于領(lǐng)先地位，這是由于當(dāng)前 RDL 中介層解決方案的限制以及對更精細(xì)凸點(diǎn)間距的需求所驅(qū)動的。然而，玻璃基板技術(shù)面臨幾個(gè)挑戰(zhàn)：

脆性：玻璃比傳統(tǒng)基板材料更脆，難以加工。

制造復(fù)雜性：形成穿透玻璃導(dǎo)孔（TGV）需要先進(jìn)的蝕刻和沉積技術(shù)。

設(shè)備限制：必須開發(fā)新的工具和流程來有效處理玻璃基板。
3 [3 p  L2 L# G5 k% T* n; q, {( S! }( A[/ol]


1 a' j9 v1 H" Q& U* O圖7概述了玻璃基板在先進(jìn)封裝中的優(yōu)缺點(diǎn)。

盡管存在這些挑戰(zhàn)，玻璃基板在各種應(yīng)用中顯示出潛力，包括：

橋接芯片

深溝電容（DTC）

集成無源器件（IPD）

光電共封裝（CPO）
; Q7 [7 Z6 [0 g# j[/ol]
業(yè)內(nèi)專家預(yù)測，玻璃芯基板可能在 2027-2028 年左右進(jìn)入大規(guī)模生產(chǎn)，緊隨高性能應(yīng)用中 FOPLP 的采用之后。

: w( ^# j. \; h3 X' ?結(jié)論
先進(jìn)封裝領(lǐng)域正在快速發(fā)展，以滿足 AI 和 HPC 應(yīng)用的需求。CoWoS 技術(shù)繼續(xù)推動芯片集成的界限，臺積電在更大中介層尺寸方面領(lǐng)先。FOPLP 為擴(kuò)大生產(chǎn)規(guī)模和降低成本提供了有希望的解決方案，但需要標(biāo)準(zhǔn)化和設(shè)備開發(fā)來加速采用。玻璃基板技術(shù)代表了先進(jìn)封裝的下一個(gè)前沿，提供了改進(jìn)的性能和更精細(xì)的 RDL 能力。
% v, z2 I/ s3 [) {
隨著這些技術(shù)的成熟，半導(dǎo)體生態(tài)系統(tǒng)各方的合作將變得非常重要。設(shè)備制造商、材料供應(yīng)商和芯片設(shè)計(jì)者必須攜手合作，克服與每種封裝方法相關(guān)的挑戰(zhàn)。通過這樣做，行業(yè)可以繼續(xù)提供必要的性能改進(jìn)，推動 AI、HPC 和其他領(lǐng)域的創(chuàng)新。
% ^3 K: E: L! Z. }, G9 P
9 ], C/ @4 A9 b" j1 X' i
參考文獻(xiàn)
[1] Jeng, D. Teng, and V. Yang, "Greater China Semi: CoWoS, FOPLP, and glass substrate - Key takeaways from SEMICON Taiwan 2024

- END -
, k5 b, p9 Y) H( `: M4 s' e4 @& h
( u2 i  K* N( X  S4 Y8 z軟件申請我們歡迎化合物/硅基光電子芯片的研究人員和工程師申請?bào)w驗(yàn)免費(fèi)版PIC Studio軟件。無論是研究還是商業(yè)應(yīng)用，PIC Studio都可提升您的工作效能。
點(diǎn)擊左下角"閱讀原文"馬上申請

3 N0 A2 Y" [$ Y7 M: E/ B歡迎轉(zhuǎn)載

- h: a- y7 `$ Q轉(zhuǎn)載請注明出處，請勿修改內(nèi)容和刪除作者信息！

% L: `- n/ y5 z& s7 W
* n  ?$ ]% G. O


關(guān)注我們
2 k' D! ^* M  {9 F) z1 M
2 c% O9 Y( `1 k" N% v7 T; V

# ~2 b/ X( Q/ x& I / [) _" e0 h# y1 Z  Q

( K5 L0 i  ]1 l1 c: V6 Y2 g

                     
* A* w9 y( q% u& _5 f

& _1 O* a4 h. v, w
  Z7 w8 [' X1 v, {" D" S/ H' F關(guān)于我們：
6 u, Z# G2 U4 H! H8 v4 ]" c7 D! \深圳逍遙科技有限公司（Latitude Design Automation Inc.）是一家專注于半導(dǎo)體芯片設(shè)計(jì)自動化（EDA）的高科技軟件公司。我們自主開發(fā)特色工藝芯片設(shè)計(jì)和仿真軟件，提供成熟的設(shè)計(jì)解決方案如PIC Studio、MEMS Studio和Meta Studio，分別針對光電芯片、微機(jī)電系統(tǒng)、超透鏡的設(shè)計(jì)與仿真。我們提供特色工藝的半導(dǎo)體芯片集成電路版圖、IP和PDK工程服務(wù)，廣泛服務(wù)于光通訊、光計(jì)算、光量子通信和微納光子器件領(lǐng)域的頭部客戶。逍遙科技與國內(nèi)外晶圓代工廠及硅光/MEMS中試線合作，推動特色工藝半導(dǎo)體產(chǎn)業(yè)鏈發(fā)展，致力于為客戶提供前沿技術(shù)與服務(wù)。
8 ]% L8 U& g0 B
4 e) k0 p7 |8 p( ?8 v" K6 Lhttp://www.latitudeda.com/
2 `! i  f) M" W& R6 n（點(diǎn)擊上方名片關(guān)注我們，發(fā)現(xiàn)更多精彩內(nèi)容）