什么是PCB信號等長處理 在做pcb設(shè)計時,為了滿足某一組所有信號線的總長度滿足在一個公差范圍內(nèi),通常要使用蛇形走線將總長度較短的信號線繞到與組內(nèi)最長的信號線長度公差范圍內(nèi),這個用蛇形走線繞長信號線的處理過程,就是我們俗稱的PCB信號等長處理。 為什么要等長 一般在PCB設(shè)計時,進(jìn)行信號等長處理的原因有以下幾個。 1、 一般做等長是為了滿足系統(tǒng)對信號組的等時,即為了滿足此組內(nèi)信號的時序須滿足系統(tǒng)要求。比如對于DDR,其數(shù)據(jù)信號每8位一組,做+/-25mil處理,如果此組信號等長沒有在此公差范圍內(nèi),信號線長度相差太大,會導(dǎo)致其相對延時較長,最終導(dǎo)致DDR運(yùn)行速率不高。但是我們做設(shè)計時有時發(fā)現(xiàn)DDR器件等長沒有做,其成品也可正常運(yùn)行,并沒產(chǎn)生影響,原因一般是系統(tǒng)軟件對此信號做了延時處理,軟件上做了時序控制。對于帶狀線來說,每1ps延時對應(yīng)的走線長度是6mil左右,所以一般信號組長度每相差6mil,其總延時在1ps。一般我們做設(shè)計時等長并不用控制的太小,控制到+/-10mil左右就已經(jīng)很好了。+/-10mil 等長和+/-1mil 等長,在時間上的差異不超過 4ps,一般的IC信號裕量都不止4ps,所以做等長時沒必要控制的過小,從而導(dǎo)致自己設(shè)計走線困難。 2、 差分信號(差分信號分析可查看我們的公眾號往期文章)等長是為了滿足相位,一對差分信號相位相差180度,如果長度相差太大,會導(dǎo)致其相位偏移過大。 PCB設(shè)計時等長處理方法 1、 設(shè)計時我們首先要看器件的數(shù)據(jù)手冊,根據(jù)數(shù)據(jù)手冊獲取需要等長的信號及其等長范圍。對于常規(guī)的信號,如DDR、網(wǎng)口、HDMI信號等內(nèi)容,可根據(jù)設(shè)計經(jīng)驗(yàn)進(jìn)行等長。 2、 在做等長之前,要先找到需要做等長的信號組中的最長的信號線,想辦法將其縮短,以減短此組內(nèi)所有信號線的長度及其他信號線所需要繞線的長度。 3、 等長處理時要考慮好空間較小位置信號的繞線,盡量先調(diào)走其附近信號,將此部分信號處理,以免做到最后其繞線空間不夠,等長不出來。 4、 繞等長時,其蛇形線邊緣間距一般要保持3W,即3倍線寬大小,如果空間限制,至少要做到2W。 5、 對于差分信號,其等長誤差一般控制為+/-5mil,繞等長的位置在產(chǎn)生長度誤差的一端,繞的波形為小波形。 |
您下載的PCB作品案例來自于PCB聯(lián)盟網(wǎng)(justinreifeis.com)網(wǎng)友分享
----------------------------------------------------------------------------------
使用前請您先閱讀以下條款:
1、轉(zhuǎn)載本站提供的資源請勿刪除本說明文件。
2、本站不對設(shè)計作品正確性負(fù)責(zé),建議下載資料后僅做參考之用,不要用來直接生產(chǎn)!
3、本PCB作品案例及原理圖,均來源于網(wǎng)絡(luò)或網(wǎng)友分享,本站不對其知識產(chǎn)權(quán)負(fù)責(zé),如有侵權(quán)請聯(lián)系管理員協(xié)助刪除
----------------------------------------------------------------------------------
實(shí)現(xiàn)資源互換,歡迎您上傳您的PCB作品案例作品文件及原理圖文件,賺取金幣積分!滿200金幣可提現(xiàn)
上傳格式:層數(shù)+案例名稱+其他標(biāo)示名稱
上傳網(wǎng)址:http://justinreifeis.com/forum-227-1.html