作者：一博科技高速先生自媒體成員 周偉
最近，新晉級的SI攻城獅雷豹運氣有點霉，剛剛經(jīng)受了Pin delay的折磨，現(xiàn)在又碰到一個怪異的事情，某客戶產(chǎn)品性能有問題，經(jīng)多次排查后，發(fā)現(xiàn)板內(nèi)阻抗測試結(jié)果不達標，但是板廠的出貨報告，卻顯示阻抗值達標。這讓雷豹犯了難，到底該相信誰呢？唉！真是屋漏偏逢連夜雨，船遲又遇打頭風，剛轉(zhuǎn)SI不久，偏偏問題卻都集中爆發(fā)，難道問題會欺生？
還好雷豹沒有自暴自棄，也沒有被問題嚇倒，因為他的身后還有他的師傅，為他遮風擋雨，排憂解難。于是他把客戶發(fā)給他的阻抗測試圖片給師傅看了一眼，阻抗結(jié)果是這樣的：
師傅定睛一看，然后就輕輕的轉(zhuǎn)過頭瞟了他一眼，反問道：“你確定這個客戶會測試阻抗嗎？” 這問題問得雷豹丈二和尚摸不著頭腦，作為新人還沒有開始接觸阻抗測試方面的培訓，更沒有摸過阻抗測試儀（TDR），只是以前在做PCB設計時，和工廠的EQ工程師溝通阻抗時，聽那人說過阻抗測試就是：袖子一挽
探頭一點
數(shù)據(jù)顯現(xiàn)
截圖交單
但真的是這樣嗎，雷豹不敢說，怕說錯了引來師傅的暴雷。于是他搖了搖頭。還好他平日勤奮好學，態(tài)度又端正，深得師傅喜歡，不待雷豹開口，師傅就搶先說道：“任何測試都是有判斷標準的，阻抗測試也是，并不是隨便測個圖形就能說明有無問題，還要看這個測試本身的圖形是否規(guī)范，如果沒有按照要求來進行的測試，測出來的結(jié)果可能就沒有任何意義，有時甚至帶來負面影響，導致問題的定位朝著錯誤的方向發(fā)展，最終鉆進了死胡同，找不到問題不說，反而會耽誤很多時間，這個是我們debug的大忌。”師傅看雷豹聽得入神，端起茶杯，慢慢地呷了一口水，繼續(xù)說道：“阻抗測試的標準或者說規(guī)范，其實也沒有一個公認的標準組織來制定，目前坊間流傳最廣的一個是IPC的測試標準，另一個是Intel的測試方法。IPC的標準簡而言之就是待測線路的阻抗線需要完整顯示在儀器屏幕上，時間上就是從探頭接觸點開始到最終開路的位置都需要完整的顯示在TDR屏幕上，而測量區(qū)間是從整個時間段的30%~70%時間區(qū)域，也就是說示波器的讀數(shù)是在這個區(qū)域內(nèi)進行的最大最小取值，如下圖所示。而Intel采用了一種更平均的方法，要求似乎放得更寬，它的測量區(qū)間為整個線路時間段的50%~70%區(qū)域，如下圖所示。結(jié)合泰克的TDR儀器，對測試進行了進一步的規(guī)范，同時對起始點和末端開路點顯示也做了一定的要求，測量平穩(wěn)狀態(tài)基本在20%~90%段的屏幕區(qū)間上，而取值是按照50%~70%的屏幕區(qū)間進行，具體如下圖所示。Intel的這個方法被大多數(shù)PCB板廠所接受，所以現(xiàn)在國內(nèi)的主流板廠在出廠報告上所測試的阻抗值都是基于50%~70%這個范圍區(qū)間，只要這個范圍阻抗不超標，那么板廠的制板就是滿足要求的，并且因為板內(nèi)阻抗線數(shù)量眾多，很難一一實測，所以PCB工廠測試的線路也并非板內(nèi)實際走線，而是板邊附帶的阻抗Coupon條，這和板內(nèi)的實際情況多少還是有點差別�！� 雷豹被師傅高深莫測的學識深深震撼，完全沉浸在對師傅如滔滔洪水般的敬仰中而不可自拔。他癡癡的望著師傅，絕對是一個虔誠的弟子。師傅看著他的神情，這時又賣了個關(guān)子，問道：“你現(xiàn)在可知道我開始問你的答案是什么了？” 雷豹趕忙從一愣神中驚醒過來，心想還好自己頭腦反應快接受能力強，經(jīng)師傅輕輕一點撥，確實明白了很多，于是就非常自信地回道：“現(xiàn)在看來，這個客戶確實不是很懂阻抗測試，從提供的測試圖片來看，線路時間沒有分布在整個屏幕上，另外也沒有測量區(qū)間，測量的時間及阻抗刻度都很大，看不出具體的數(shù)值，可以說這個測試結(jié)果沒有任何意義，就像師傅前面說的，這種結(jié)果可能會誤導查找問題的方向，正確的測試結(jié)果應該是如下圖這樣的�！�師傅聽了雷豹的回答，內(nèi)心一片歡喜，心里暗道孺子可教也，又擔心徒弟驕傲自滿，于是又喜怒不形于色地問道：“既然板廠的出廠報告是滿足要求的，從實際工程來講，是不是就不用懷疑阻抗的問題了呢？” 師傅這一問，正是雷豹之前有點迷惑的地方，“真是知我者師傅也”，雷豹心里暗暗驚嘆師傅的無所不知，心想以后有什么事還是不要做小動作耍小聰明的好，估計是瞞不過師傅的法眼，可是自已又不能在師傅面前露怯，只好硬著頭皮說道：“我猜板廠的阻抗測試只能保證屏幕顯示50%~70%那一段線路的阻抗情況，而實際產(chǎn)品是需要看整個線路段的阻抗，很多時候即使板廠的數(shù)據(jù)是滿足要求的，但取值范圍外的阻抗有可能超標，而這部分超標的數(shù)據(jù)是不會顯示在阻抗出廠報告里面的，所以我想就算板廠的測試數(shù)據(jù)是ok的，也不能保證實際線路阻抗就一定沒有問題，比如很多時候連接器或者BGA出線處會有過孔，而這個過孔一般是在線路的兩端，這個時候過孔的阻抗就不會進入那個阻抗的測試區(qū)間，即使阻抗偏低超出要求，板廠的測試數(shù)據(jù)也不會顯示出來，就像下面這個帶了芯片的實際產(chǎn)品阻抗測試的圖片一樣。如下圖：雖然測量區(qū)間的結(jié)果是滿足要求的，但圖中M1和M3那兩個標示出來的部分應該是過孔或者芯片封裝，由于阻抗沒有優(yōu)化到位，這兩個部分的阻抗就偏低很多，造成最終整體線路的阻抗不匹配，從而導致信號有比較大的反射，最終影響信號的質(zhì)量以及系統(tǒng)的工作不穩(wěn)定如丟包等現(xiàn)象。不知道我的想法對不對，還望師傅指點迷津�！�這就是雷豹令師傅比較滿意的地方，果然是天資比較聰穎一點就通，天生就是學習的料，也不妨師傅當初執(zhí)意要求領(lǐng)導，從幾百名設計工程師里面破格挑選出來的一片苦心。問題回答基本上到位了，但還有一點比較關(guān)鍵，師傅覺得有必要再補充一下，于是師傅微微一笑，滿意地說道：“掌握得差不多了，但還是有點過于理想，我前面其實提到過，板廠的出廠報告測的基本是板邊的Coupon條，壓根就不會對板內(nèi)的線路阻抗進行測試，除非客戶有圖片提出明確的需要在板上哪個位置哪個點進行測試（很少有客戶會有這種要求，還要看板廠是否愿意配合），否則板廠是沒法找到對應板上的線路進行實測的，因為我們一般提供給板廠的是Gerber光繪文件，板子做出來后，通過這個光繪文件是沒法找到具體線路的，所以板廠只能在板邊模擬一個和板內(nèi)實際線寬一致的標準阻抗條來進行測試，這樣這個阻抗條線路其實是比較理想的，中間也沒有過孔等其他因素的影響，測試出來結(jié)果當然就比較理想，這也是為什么很多時候板廠的出廠報告是滿足要求的，但實際板上線路阻抗卻有較大偏差的原因，可以看看下面圖片中阻抗條與板內(nèi)阻抗的測試結(jié)果差異就知道了�！�雷豹暗自感嘆：“真是聽了師傅一席話，勝讀十年書�！钡闹胁幻膺�是有些疑惑卻又不好意思向師傅發(fā)問，他的問題是：為什么阻抗測試范圍不能是整個線路段而是30%（50%）~70%段呢？
電子產(chǎn)業(yè)一站式賦能平臺
