全網(wǎng)首發(fā)！第一手DDR5仿真資料（上）

作者：一博科技高速先生自媒體成員 黃剛

上篇文章我們介紹了DDR5的一些總體特點(diǎn)，也到了很多網(wǎng)友的關(guān)注，文章獲得了很多的點(diǎn)擊和閱讀量。因此高速先生也應(yīng)廣大網(wǎng)友的要求，在本期增加關(guān)于DDR5的仿真技術(shù)，相信應(yīng)該是相當(dāng)大部分網(wǎng)友首次看到的干貨了，希望大家能有所收獲哈。
 
高速先生在DDR5規(guī)范發(fā)布后不久就成功拿到了DDR5顆粒的模型，然后迫不及待的打開來看看模型的一些描述。關(guān)于DDR5技術(shù)對信號質(zhì)量的改進(jìn)來看，在上篇文章也寫到了，主要是2個(gè)部分的技術(shù)改進(jìn)：一是地址控制信號增加了ODT功能，二是數(shù)據(jù)信號加入了高速串行模塊擁有的DFE均衡的功能。那本篇文章我們就邊仿真邊給大家介紹這兩部分功能帶來的信號質(zhì)量的優(yōu)化效果哈！

首先我們在本期文章先分享下地址控制信號內(nèi)置ODT的效果哈。我們知道，在DDR4之前，地址控制信號都需要在PCB板上面外加ODT電阻，才能使信號質(zhì)量得到保證，就像下圖的情況。

但是在DDR5的時(shí)代，這個(gè)外加的電阻就不需要了。我們看到DDR5規(guī)范上關(guān)于布線的圖已經(jīng)更新，變成了內(nèi)置的ODT電阻，另外還說明的是，地址控制的ODT也是上拉到VDDQ電源的哈。
我們以一個(gè)一拖4的拓?fù)溥M(jìn)行DDR5地址控制信號的仿真，在仿真軟件上的模型如下：
我們先看看顆粒模型上的描述，發(fā)現(xiàn)在地址控制信號已經(jīng)存在了ODT的buffer，就是下面這樣！所以我們在仿真軟件上肯定也可以去設(shè)置它了。
而且還有一點(diǎn)很重要，就像我們這里展示的1拖4的拓?fù)鋪碚f，4個(gè)顆�？梢宰杂蛇x擇自己配置還是不配置ODT電阻，也就是說你可以對其中任何一個(gè)顆粒進(jìn)行配置或不配置，擁有比較高的自由度，當(dāng)然也就會有很多種信號質(zhì)量的組合出來了。
 
好，話不多說，我們通過仿真來看看到底內(nèi)置的ODT效果有多明顯哈。仿真速率直接定到3200Mbps，對應(yīng)數(shù)據(jù)信號的6400Mbps去，來到了DDR4基本上無法企及的量級了，但是對于DDR5只是個(gè)起步價(jià)。

首先我們看看前面在沒打開任何ODT情況下，相當(dāng)于DDR4拓?fù)洳煌饧佣私与娮璧那闆r下的信號質(zhì)量波形，時(shí)間關(guān)系我們都只看最差顆粒，也就是第一個(gè)顆粒的波形！發(fā)現(xiàn)不加ODT情況下基本就是“涼涼”，沒有任何眼圖張開的機(jī)會！
那我們這時(shí)候通過對最后一個(gè)顆粒進(jìn)行ODT的配置，給一個(gè)40歐姆的ODT設(shè)置，我們再來看看信號質(zhì)量的改善。可以看到效果異常明顯，不僅眼圖張開了，而且裕量非常的大！
 
而且據(jù)說DDR5還能支持恐怖的到9600Mbps，我們也不妨用該模型仿真下最最極限的速率，看看內(nèi)部ODT的加入還能不能hold得住它！我們在軟件中直接修改速率再次進(jìn)行仿真，結(jié)果如下所示：雖然能看到衰減變得更大了，反射也變得更嚴(yán)重了，但是信號還是有一些裕量，如果設(shè)計(jì)比較好的話還是有可能實(shí)現(xiàn)的哈！
以上就是DDR5地址控制信號對內(nèi)部ODT的仿真過程了，通過仿真的結(jié)果，大家是不是覺得經(jīng)歷過在DDR4的地址控制信號那么難做，心態(tài)都快要崩了，現(xiàn)在突然發(fā)現(xiàn)還能再搶救一下呢？