芯片VDD引腳連線問題，直接將芯片中相同網(wǎng)絡(luò)（如VCC_3.3V）相連有什么弊端嗎？

查看數(shù): 1063 | 評(píng)論數(shù): 2 | 收藏 1

關(guān)燈 | 提示：支持鍵盤翻頁(yè)<-左右->

發(fā)布時(shí)間: 2024-9-27 22:07

在畫雙層低速板，到連線環(huán)節(jié)給芯片的電源引腳與濾波電容相連，發(fā)現(xiàn)有的濾波電容之間VCC_3.3V相連需要打好幾個(gè)過孔，而直接將芯片中這兩個(gè)網(wǎng)絡(luò)的引腳相連更方便，但這樣連相比前者有什么缺點(diǎn)嗎？

回復(fù)

凡億陳柳 發(fā)表于 2024-11-19 10:13:43

一般建議濾波電容靠近管腳就近擺放，盡量保證一個(gè)管腳有一個(gè)濾波電容，然后在用走線進(jìn)行連接兩個(gè)管腳，如圖

截圖202411191013303627.png (73.52 KB, 下載次數(shù): 100)

linyu7 發(fā)表于 2024-11-5 22:01:23

對(duì)電源紋波要求不高一般沒啥問題：模擬信號(hào)要求較高、高速信號(hào)要求較高，一般也問題不大，
不放心就在引腳處就近分別加一個(gè)電容。總結(jié)來說：一般都問題不大