電子產(chǎn)業(yè)一站式賦能平臺

PCB聯(lián)盟網(wǎng)

搜索
查看: 51|回復(fù): 0
收起左側(cè)

Chiplet通信和橋接技術(shù):實現(xiàn)下一代異構(gòu)集成

[復(fù)制鏈接]

465

主題

465

帖子

3514

積分

四級會員

Rank: 4

積分
3514
跳轉(zhuǎn)到指定樓層
樓主
發(fā)表于 2024-9-3 08:02:00 | 只看該作者 |只看大圖 回帖獎勵 |正序瀏覽 |閱讀模式
引言人工智能、5G/6G網(wǎng)絡(luò)和高性能計算的快速發(fā)展推動了對更復(fù)雜半導(dǎo)體封裝解決方案的需求。Chiplet設(shè)計和異構(gòu)集成成為滿足這些需求的關(guān)鍵方法,與傳統(tǒng)的單片系統(tǒng)芯片(SoC)設(shè)計相比,提供了更高的性能、更低的成本和更大的靈活性。Chiplet架構(gòu)的一個關(guān)鍵方面是Chiplet之間的通信,這通常由各種橋接技術(shù)實現(xiàn)。本文將探討Chiplet的概念、不同的橋接技術(shù)及其在先進(jìn)封裝解決方案中的應(yīng)用[1]。- v% ?) n4 B4 \* t6 Z
& N0 G2 N1 @& J* Z4 T' v7 Z7 i
Chiplet和異構(gòu)集成簡介3 K6 Y; Y6 u* C# o3 `
Chiplet是可以在單個封裝中組合以創(chuàng)建更復(fù)雜系統(tǒng)的小型專用裸片。這種方法允許對不同組件使用優(yōu)化的制造工藝,并可在單個封裝中混合各種技術(shù)。異構(gòu)集成指的是用于將這些不同Chiplet組合成一個統(tǒng)一系統(tǒng)的封裝技術(shù)。4 p; o, \" W& g) ~$ n" x
; B. g9 d# k3 v3 r' |
圖1說明了各種Chiplet設(shè)計和異構(gòu)集成封裝方法,包括芯片分區(qū)、芯片分割以及使用不同中介層技術(shù)的多系統(tǒng)集成。/ q6 _: r0 _- U
該圖展示了五種不同的Chiplet設(shè)計和異構(gòu)集成方法:
  • 芯片分區(qū)和異構(gòu)集成
  • 芯片分割和異構(gòu)集成
  • 使用薄膜層的多系統(tǒng)集成
  • 使用無TSV中介層的多系統(tǒng)集成
  • 使用TSV中介層的多系統(tǒng)集成[/ol]
    5 T% `* [' H, r. j- T/ v每種方法在成本優(yōu)化、制造良率、形狀因子和性能方面都提供獨特的優(yōu)勢。
    , A+ t2 p) B' r0 X4 n
    Chiplet通信的橋接技術(shù)為了實現(xiàn)Chiplet之間的高效通信,開發(fā)了各種橋接技術(shù)。這些橋接作為Chiplet之間的互連,促進(jìn)高速數(shù)據(jù)傳輸和信號完整性。讓我們探討一些目前使用的主要橋接技術(shù)。
    4 z+ E6 b7 P7 S: \英特爾的嵌入式多裸片互連橋(EMIB)[/ol]英特爾的EMIB技術(shù)是Chiplet通信的先驅(qū)橋接解決方案之一。EMIB涉及將小型硅橋嵌入到構(gòu)建封裝基板的腔體中。
    1 j- D$ ^  ~* H" I- V, L& P
    1 z. m5 N3 g7 p1 e圖2展示了英特爾的嵌入式多裸片互連橋(EMIB)技術(shù),說明了硅橋如何嵌入到封裝基板中以連接Chiplet。& m. u4 A9 U5 |; o3 ]& S4 f
    ' K7 i( J& Z: S  v
    EMIB技術(shù)提供以下幾個優(yōu)勢:
  • 消除了對大型昂貴硅中介層的需求
  • 實現(xiàn)Chiplet之間的高密度互連
  • 允許混合搭配各種Chiplet技術(shù)
    9 o& o! K1 U$ u  \英特爾已成功在Kaby Lake處理器和Agilex FPGA等產(chǎn)品中實施EMIB,展示了其多功能性和性能優(yōu)勢。
    9 `# H" n" i  ~& S2. IBM的直接鍵合異構(gòu)集成(DBHi)IBM的DBHi技術(shù)代表了使用硅橋進(jìn)行Chiplet互連的另一種方法。與EMIB不同,DBHi不需要將橋接嵌入基板內(nèi)的腔體中。3 N9 Y3 v/ s; A  y! R; W1 c! t

    , p8 V  l% n& q5 n. ~5 q, h& _* ^圖3說明了IBM的直接鍵合異構(gòu)集成(DBHi)方法,展示了如何使用標(biāo)準(zhǔn)封裝基板上的硅橋連接Chiplet。$ @" v; [: a( X0 \
    DBHi的主要特點包括:
  • 在Chiplet上使用C4凸點,在橋接上使用C2凸點
  • 與EMIB相比,封裝基板設(shè)計更簡單
  • 可能降低制造成本
    & E7 e9 I/ K/ g$ @  V5 s: b) `  G3. 臺積電的帶局部硅互連的晶圓級芯片堆疊(CoWoS-L)臺積電開發(fā)了CoWoS-L作為其CoWoS(晶圓級芯片堆疊)技術(shù)的演進(jìn)。CoWoS-L用較小的局部硅互連(LSI)或嵌入環(huán)氧模塑料(emc)中的橋接替代大型硅中介層,并配有重分布層(RDL)。
    3 Q. L( b& d. @
    ! t9 H4 _7 f2 ?5 _+ J% n3 M3 s圖4比較了臺積電傳統(tǒng)的使用TSV中介層的CoWoS技術(shù)(a)與使用嵌入EMC中的LSI橋接和扇出型RDL的新CoWoS-L方法(b)。
    0 P, B) J& T% J# o/ L( v& Q
    - Y3 G5 u- D& e8 b, Q7 k
    CoWoS-L提供以下幾個優(yōu)點:
  • 由于硅橋尺寸較小,降低了制造成本
  • 與大型中介層相比,良率提高
  • 保持亞微米銅RDL的高性能互連
      }. a" o; j: `; \/ H% Y% O: @
    4. 矽品精密的帶TSV的扇出型嵌入式橋接(FO-EB-T)與臺積電的方法類似,矽品精密開發(fā)了FO-EB-T,用嵌入EMC中的硅橋和扇出型RDL替代傳統(tǒng)的TSV中介層。
    / U) E1 I: r* p 7 j: p& c- f, ]+ Q8 }5 d
    圖5展示了矽品精密的FO-EB-T技術(shù)(b)與傳統(tǒng)CoWoS(a)的比較,突出顯示了用嵌入EMC中的橋接和扇出型RDL替代TSV中介層。6 {8 a& X! M) W  X# V: d: g3 S1 [
    FO-EB-T技術(shù)提供:
  • 改善了更大封裝尺寸的可擴展性
  • 通過使用較小的硅橋降低成本
  • 將TSV集成到橋接中以增強連接性
    8 }. U' ]6 U9 F0 A7 ^& m混合鍵合橋接技術(shù)橋接技術(shù)中有前途的進(jìn)展是使用混合鍵合來連接Chiplet和橋接。與傳統(tǒng)的基于凸點的互連相比,這種方法提供更高的密度和性能。
    5 N' F" `: e6 |3 T & n  Y- j& B  J: J7 I4 J' q# y9 M
    圖6說明了用于連接Chiplet和硅橋的混合鍵合概念,展示了與傳統(tǒng)凸點互連相比,可能實現(xiàn)更高的密度和更好的性能。1 a0 }1 D6 Q2 q- u6 f; C3 g
    混合鍵合橋接提供:
  • 更精細(xì)間距的互連
  • 改善電氣和熱性能
  • 進(jìn)一步縮小封裝尺寸的潛力
    8 H0 d; {" X+ z3 Q4 F, e9 Z硅橋的制造工藝硅橋的制造涉及幾個關(guān)鍵步驟,包括創(chuàng)建硅通孔(TSV)和重分布層(RDL)。TSV制造:: |( u  u! y2 j: K
    " \/ h, h) g$ U2 E
    圖7概述了用于硅橋的硅通孔(TSV)的制造過程。
    7 |& A& d/ b' l& t6 M7 G1 XTSV制造過程通常包括:
  • 絕緣層沉積
  • 光刻和刻蝕以創(chuàng)建通孔
  • 阻擋層和種子層沉積
  • 銅電鍍填充通孔
  • 化學(xué)機械拋光(CMP)去除多余銅[/ol]: X4 }8 P' n0 t0 D: i
    RDL制造:在硅橋上創(chuàng)建RDL主要有兩種方法:5 o; S4 V3 _6 f! o3 |
    1. 聚合物+銅電鍍和蝕刻方法:- L+ _4 R/ k" z% M! K

    % h3 _' |7 K7 ~' I圖8顯示了使用聚合物和銅電鍍/蝕刻技術(shù)的RDL制造過程。
    - E7 C( J6 z$ v6 E1 q  a4 P+ N, t這種方法包括:
  • 旋涂聚合物介電材料(如聚酰亞胺或BCB)
  • 光刻和蝕刻以創(chuàng)建通孔開口
  • 銅濺射和電鍍
  • 蝕刻以定義最終RDL圖案
    9 m  |& V# _" _2 [6 v$ b: q2. SiO2+銅damascene和CMP方法:0 ]2 b! k5 H$ r( {( `4 ^) u

    # \& z! b4 o. \$ i3 a圖9說明了使用SiO2介電材料和銅damascene技術(shù)的RDL制造過程。
    ' E, J! }9 I+ V. H* T4 W這種方法包括:
  • PECVD沉積SiO2
  • 光刻和蝕刻以創(chuàng)建溝槽和通孔
  • 阻擋層和種子層沉積
  • 銅電鍍
  • CMP去除多余銅并平坦化表面* J+ p1 h: K2 ]6 C0 N. w, c& @
    0 g" i8 A- E. v* M6 ~
    使用橋接技術(shù)的先進(jìn)封裝示例幾種高性能產(chǎn)品已成功實施各種橋接技術(shù):1. AMD的Instinct MI250X計算加速器:
    2 s, D1 K! O) m+ s) a  a4 z  g 3 G( P3 m8 o- H7 A
    圖10顯示了AMD的Instinct MI250X計算加速器,它使用硅橋?qū)PU和HBM存儲器連接在標(biāo)準(zhǔn)構(gòu)建封裝基板上。2 K% I8 d" O* F7 I. }
    2. 蘋果的UltraFusion:9 Y: }+ ^) ?; K+ g9 @3 E2 c/ S9 ^
    8 j/ R7 Q0 e+ P! ?& k
    圖11說明了蘋果的UltraFusion技術(shù),該技術(shù)使用硅橋在標(biāo)準(zhǔn)構(gòu)建封裝基板上互連兩個M1 Max芯片。
    ) p5 ~: D* d# Z7 o* E4 h0 Q/ F5 y3. NVIDIA的H100 GPU:4 J/ Q9 W* L  N7 n- b

    " ^6 `( L+ \& V" Q$ U" M' `圖12描繪了NVIDIA的H100 GPU,它利用大型TSV中介層將GPU裸片與HBM存儲器堆疊連接。
    ' s4 g: [* r. F( W這些例子展示了橋接技術(shù)在實現(xiàn)高性能計算解決方案方面的多功能性和可擴展性。
    6 d4 U9 X8 r# g通用Chiplet互連快車(UCIe)聯(lián)盟為了促進(jìn)基于Chiplet設(shè)計的互操作性和標(biāo)準(zhǔn)化,成立了通用Chiplet互連快車(UCIe)聯(lián)盟。該行業(yè)組織旨在在封裝級別建立通用互連標(biāo)準(zhǔn)。4 X7 j2 f9 @8 \% V# p

    - V5 I% o/ T; h圖13顯示了UCIe聯(lián)盟支持的各種封裝方法,包括標(biāo)準(zhǔn)封裝和使用不同橋接技術(shù)的先進(jìn)封裝。. g! [+ L" `$ v& L, f% q
    UCIe聯(lián)盟的努力將有助于促進(jìn):
  • 可互操作的多供應(yīng)商生態(tài)系統(tǒng)
  • 標(biāo)準(zhǔn)化的裸片間互連
  • 改善基于Chiplet設(shè)計的靈活性- H) r5 w/ N! r$ B6 @4 @
    結(jié)論橋接技術(shù)在實現(xiàn)異構(gòu)集成封裝中Chiplet之間的高效通信方面發(fā)揮著關(guān)鍵作用。從英特爾的EMIB到臺積電的CoWoS-L以及新興的混合鍵合方法,這些技術(shù)不斷發(fā)展以滿足下一代計算系統(tǒng)的需求。隨著業(yè)界向更模塊化和靈活的芯片設(shè)計發(fā)展,像UCIe這樣的標(biāo)準(zhǔn)化努力變得越來越重要。通過利用這些先進(jìn)的橋接技術(shù)并遵守新興標(biāo)準(zhǔn),半導(dǎo)體公司可以創(chuàng)造更強大、更高效和更具成本效益的系統(tǒng),推動下一波技術(shù)創(chuàng)新浪潮。
    ( P/ _2 e- z5 x參考文獻(xiàn)[1]J. H. Lau, "Chiplet Communications (Bridges)," in Flip Chip, Hybrid Bonding, Fan-In, and Fan-Out Technology. Singapore: Springer Nature Singapore Pte Ltd., 2024, ch. 5, pp. 427-462.$ F  X8 t6 a8 }
    $ N9 e6 w& S" K0 {+ B& l4 J4 M
    - END -
    $ P. s; J3 ?4 ?8 a+ j( M
    . g0 c3 W' \- f軟件申請我們歡迎化合物/硅基光電子芯片的研究人員和工程師申請體驗免費版PIC Studio軟件。無論是研究還是商業(yè)應(yīng)用,PIC Studio都可提升您的工作效能。
    7 e8 d3 }, \) U4 `/ J點擊左下角"閱讀原文"馬上申請
    ; e, W4 \4 V' [0 |4 N. I0 z
    # J% ^1 ~% `/ n; `歡迎轉(zhuǎn)載
    4 j) E1 [1 J4 |: o4 p% |0 J  W8 O- Q
    轉(zhuǎn)載請注明出處,請勿修改內(nèi)容和刪除作者信息!6 f7 p/ R4 g2 K2 i

    # H7 u2 |# G  C, l' s# ]8 V. `, Z
    + N- W1 S, J6 M* x& V8 v- s% V. g

    5 r4 M8 b) C  G+ l& J2 {1 b6 N2 v! J2 F6 d3 W
    關(guān)注我們" b) ^, I8 o( s; e

    / O3 C- ~% B# j) e: T

    3 W, z( A& E) }% n+ q + f! z& u8 U' Q

    9 \" u9 W" T/ K+ N1 ~( }! J: Z
    # z8 g8 [6 S. T& `/ t/ r

    9 f4 ?! i7 J+ L2 _% G2 ^) U / G( d0 Y% \4 B/ N! Q
                          ' c; m3 y0 z7 Z; a
    0 |8 v0 k3 b7 d: f1 ^2 p

      d& y+ E8 @" |8 r" y3 Q: T  @- }8 P( [# L5 F
    關(guān)于我們:
      p2 O' ]9 t9 r. q1 [深圳逍遙科技有限公司(Latitude Design Automation Inc.)是一家專注于半導(dǎo)體芯片設(shè)計自動化(EDA)的高科技軟件公司。我們自主開發(fā)特色工藝芯片設(shè)計和仿真軟件,提供成熟的設(shè)計解決方案如PIC Studio、MEMS Studio和Meta Studio,分別針對光電芯片、微機電系統(tǒng)、超透鏡的設(shè)計與仿真。我們提供特色工藝的半導(dǎo)體芯片集成電路版圖、IP和PDK工程服務(wù),廣泛服務(wù)于光通訊、光計算、光量子通信和微納光子器件領(lǐng)域的頭部客戶。逍遙科技與國內(nèi)外晶圓代工廠及硅光/MEMS中試線合作,推動特色工藝半導(dǎo)體產(chǎn)業(yè)鏈發(fā)展,致力于為客戶提供前沿技術(shù)與服務(wù)。
    2 z4 a3 a( g6 X+ X- E- K0 R; T8 L( m% m0 r
    http://www.latitudeda.com/
    4 J# t& A* j7 {% o(點擊上方名片關(guān)注我們,發(fā)現(xiàn)更多精彩內(nèi)容)
  • 回復(fù)

    使用道具 舉報

    發(fā)表回復(fù)

    您需要登錄后才可以回帖 登錄 | 立即注冊

    本版積分規(guī)則

    關(guān)閉

    站長推薦上一條 /1 下一條


    聯(lián)系客服 關(guān)注微信 下載APP 返回頂部 返回列表