Chiplet異構(gòu)集成概述

逍遙設(shè)計(jì)自動(dòng)化

引言隨著摩爾定律接近極限，半導(dǎo)體行業(yè)正在探索新方法來(lái)持續(xù)提高集成線路的性能、功率效率和成本效益。Chiplet異構(gòu)集成將傳統(tǒng)的片上系統(tǒng)（SoC）設(shè)計(jì)重新設(shè)計(jì)為更小的功能塊，稱為Chiplet。本文將探討Chiplet異構(gòu)集成的概念、優(yōu)勢(shì)、挑戰(zhàn)以及各種實(shí)現(xiàn)技術(shù)。
什么是Chiplet?Chiplet是功能性集成線路塊，通常由可重用的IP（知識(shí)產(chǎn)權(quán)）塊組成。與將所有功能集成到單個(gè)整體芯片的傳統(tǒng)SoC不同，基于Chiplet的設(shè)計(jì)將這些功能分割成獨(dú)立的較小芯片，可以使用不同的工藝制造，然后使用先進(jìn)的封裝技術(shù)集成。
5 s0 b" }6 f) i
1 }6 Z& v2 Q1 K$ N4 \
圖1：兩種Chiplet異構(gòu)集成方法：（a）芯片分割和集成，（b）芯片分區(qū)和集成。
) \% ]3 G8 M& M( y# BChiplet異構(gòu)集成的優(yōu)勢(shì)1. 良率提升：較小的芯片具有更高的良率，從而降低制造成本。圖2說(shuō)明了這一概念：

圖2：整體設(shè)計(jì)和各種Chiplet設(shè)計(jì)的良率與芯片尺寸的關(guān)系。
2. 上市時(shí)間：芯片分區(qū)可以加快開(kāi)發(fā)速度。
3. 成本降低：AMD證明，使用Chiplet進(jìn)行CPU核心設(shè)計(jì)可以將32核CPU的硅設(shè)計(jì)和制造成本降低最多40%。
4. 散熱優(yōu)勢(shì)：將芯片分散在封裝中可以改善熱管理。
Chiplet異構(gòu)集成的挑戰(zhàn)

接口和復(fù)制邏輯需要額外面積

更高的封裝成本

增加的復(fù)雜性和設(shè)計(jì)工作

需要適合Chiplet設(shè)計(jì)的新方法[/ol]
用于Chiplet集成的先進(jìn)封裝技術(shù)為支持Chiplet異構(gòu)集成，出現(xiàn)了幾種先進(jìn)的封裝技術(shù)：1. 有機(jī)基板上的2D Chiplet集成：這種方法將Chiplet并排放置在有機(jī)基板上。AMD的EPYC處理器使用了這種技術(shù)。
; a3 _* z) H- y, Q, _# _" |# T* }
3 F$ n7 i( t7 o0 }# q/ d0 F( V圖3：AMD第二代EPYC在有機(jī)基板上的2D Chiplet異構(gòu)集成。
6 C1 r% b# V' P: H" e* ~" Z  V; E2. 有機(jī)基板上的2.1D Chiplet集成：這種方法在有機(jī)基板上添加薄膜層，以提高互連密度。新光電氣的i-THOP（集成薄膜高密度有機(jī)封裝）是這種技術(shù)的一個(gè)例子。

圖4：新光電氣在有機(jī)基板上的2.1D Chiplet異構(gòu)集成。
- T3 g. J$ y5 A& R/ Q/ l硅中介層上的2.5D Chiplet集成這種技術(shù)使用帶有硅通孔（TSV）的無(wú)源硅中介層來(lái)連接Chiplet。臺(tái)積電的晶圓級(jí)封裝（CoWoS）是一個(gè)突出的例子。
  c; x  N- ~8 c4 O
圖5：在無(wú)源TSV中介層上的2.5D（CoWoS-2） Chiplet異構(gòu)集成。
3D Chiplet集成這種方法使用帶有TSV的有源中介層垂直堆疊Chiplet。英特爾的Foveros技術(shù)是這種技術(shù)的主要代表。
( r6 ]) h  R0 B( ~3 r) Z# U
1 _1 ?9 n9 v  V1 O: v  n+ f1 u& ?- e圖6：英特爾的3D Chiplet異構(gòu)集成（Foveros）。
帶硅橋的Chiplet集成這種方法在有機(jī)基板中嵌入硅橋來(lái)連接Chiplet。英特爾的EMIB（嵌入式多芯片互連橋）使用了這種方法。
1 X! c5 B8 Q, d/ j# D- M) i% d
% T5 E. l. F/ T6 {; s% O& |2 L圖7：英特爾在帶硅橋的有機(jī)基板上的Chiplet異構(gòu)集成（Agilex FPGA）。
封裝疊加（PoP） Chiplet集成這種技術(shù)垂直疊加封裝，通常結(jié)合邏輯和存儲(chǔ)Chiplet。蘋(píng)果的A系列處理器使用這種方法，結(jié)合臺(tái)積電的InFO（集成扇出）技術(shù)。
- V( o9 Y: K: w9 s5 r7 u; q3 |
圖8：蘋(píng)果iPhone的PoP InFO Chiplet異構(gòu)集成。
案例研究：1. AMD的EPYC處理器：AMD的第二代EPYC服務(wù)器處理器展示了Chiplet設(shè)計(jì)的強(qiáng)大功能。通過(guò)使用Chiplet，AMD實(shí)現(xiàn)了比整體設(shè)計(jì)更高的核心數(shù)和性能，同時(shí)還降低了成本。

圖9：AMD的芯片成本比較：Chiplet（7 nm + 12 nm）與整體（7 nm）。
4 I/ {5 [, E! m2. 英特爾的Lakefield處理器：英特爾的Lakefield移動(dòng)處理器使用Foveros 3D封裝技術(shù)垂直堆疊Chiplet。這種方法可以在適合移動(dòng)設(shè)備的緊湊形態(tài)下實(shí)現(xiàn)高性能。
5 ]+ e% d0 f: w% m5 d$ o
圖10：使用Foveros技術(shù)的英特爾Lakefield移動(dòng)處理器。
; T; c, L. X! z! R
圖11：Lakefield處理器橫截面的掃描電子顯微鏡圖像。
; U/ l7 \* [5 f) @7 \$ D6 b- B' g未來(lái)趨勢(shì)半導(dǎo)體行業(yè)在Chiplet集成技術(shù)方面不斷創(chuàng)新，些新興趨勢(shì)包括：1. 更細(xì)的互連間距：英特爾已經(jīng)展示了10 μm間距的混合鍵合技術(shù)，相比Lakefield使用的50 μm間距有了顯著提升。
+ q/ N! @4 S( w8 Q* s3 B. O1 w
- u1 e% s+ |% P/ k6 q! y/ y; b圖12：英特爾的Foveros技術(shù)：微凸點(diǎn)（50 μm間距）和無(wú)凸點(diǎn)（10 μm間距）技術(shù)對(duì)比。
4 ~9 d- g. }% U* i. ~* y3 }2. 3DFabric集成：臺(tái)積電的3DFabric技術(shù)為Chiplet集成提供全面的平臺(tái)，涵蓋前端到后端的工藝。

圖13：臺(tái)積電3DFabric集成概念。
, n4 D$ d; s5 y- J1 D; I3. 混合鍵合：臺(tái)積電的集成芯片系統(tǒng)（SoIC）技術(shù)使用混合鍵合進(jìn)行芯片到芯片和芯片到晶圓的集成，與傳統(tǒng)的微凸點(diǎn)方法相比，提供了更好的熱性能和能量性能。

3 K8 L6 g" Y: Z2 F6 Y+ J圖14：SoIC與傳統(tǒng)3D IC的熱性能和能量性能比較。
結(jié)論Chiplet異構(gòu)集成代表了半導(dǎo)體設(shè)計(jì)和封裝的范式轉(zhuǎn)變。通過(guò)將復(fù)雜系統(tǒng)分解為更小、更易管理的Chiplet，制造商可以優(yōu)化性能、降低成本并縮短上市時(shí)間。雖然在標(biāo)準(zhǔn)化和設(shè)計(jì)工具方面仍然存在挑戰(zhàn)，但基于Chiplet設(shè)計(jì)的潛在優(yōu)勢(shì)正在推動(dòng)行業(yè)快速創(chuàng)新。
; o- p4 d4 C+ y, B" \展望未來(lái)，可以預(yù)期Chiplet集成技術(shù)將繼續(xù)進(jìn)步，包括更細(xì)的互連間距、改進(jìn)的熱管理和更復(fù)雜的3D集成技術(shù)。AMD EPYC處理器和英特爾Lakefield等產(chǎn)品的成功證明了基于Chiplet設(shè)計(jì)的可行性和潛力。
對(duì)于希望利用Chiplet技術(shù)的公司來(lái)說(shuō)，權(quán)衡不同集成方法之間的利弊，并選擇最適合其特定應(yīng)用需求、性能目標(biāo)和成本限制的方法非常重要。隨著生態(tài)系統(tǒng)的成熟和標(biāo)準(zhǔn)的出現(xiàn)，Chiplet異構(gòu)集成將在塑造半導(dǎo)體設(shè)計(jì)和制造的未來(lái)方面發(fā)揮重要作用。
) j/ @1 T! ]# C) K參考文獻(xiàn)J. H. Lau, "Semiconductor Advanced Packaging," Singapore: Springer Nature Singapore Pte Ltd., 2021.
6 ?) _1 D0 t+ c( \, |
, q  R' {: r6 G7 R" o0 }6 f! l- END -
3 E1 \! T1 O0 P3 v  Q5 l0 S& F8 v
軟件申請(qǐng)我們歡迎化合物/硅基光電子芯片的研究人員和工程師申請(qǐng)?bào)w驗(yàn)免費(fèi)版PIC Studio軟件。無(wú)論是研究還是商業(yè)應(yīng)用，PIC Studio都可提升您的工作效能。
點(diǎn)擊左下角"閱讀原文"馬上申請(qǐng)
: @* y) ]# C5 g! V, b
# W4 v8 ^5 }/ D/ k9 X2 E- C) u0 w9 i歡迎轉(zhuǎn)載

/ K9 p+ h/ Z$ j" g. H轉(zhuǎn)載請(qǐng)注明出處，請(qǐng)勿修改內(nèi)容和刪除作者信息！
+ S: P5 |6 q7 u4 T' J( g) |; M
1 C5 S1 d6 k/ `, ]. E4 i5 T6 J
. e  h9 L6 H* g- A

* `3 c+ b' O1 B( _8 H
關(guān)注我們
! p% }+ Q) o: ?! M
# ~5 l0 O+ l$ G( ]$ j) }

9 A( u" O6 J& ]: e0 I% r: p2 S- F

' i6 Q0 X0 {+ [5 Z' H

# s' f* M) S+ q& [3 z3 C + G) C" \4 `- k- v

                     
3 d* B. ^+ i5 q. O5 k. e0 a


關(guān)于我們：
深圳逍遙科技有限公司（Latitude Design Automation Inc.）是一家專注于半導(dǎo)體芯片設(shè)計(jì)自動(dòng)化（EDA）的高科技軟件公司。我們自主開(kāi)發(fā)特色工藝芯片設(shè)計(jì)和仿真軟件，提供成熟的設(shè)計(jì)解決方案如PIC Studio、MEMS Studio和Meta Studio，分別針對(duì)光電芯片、微機(jī)電系統(tǒng)、超透鏡的設(shè)計(jì)與仿真。我們提供特色工藝的半導(dǎo)體芯片集成電路版圖、IP和PDK工程服務(wù)，廣泛服務(wù)于光通訊、光計(jì)算、光量子通信和微納光子器件領(lǐng)域的頭部客戶。逍遙科技與國(guó)內(nèi)外晶圓代工廠及硅光/MEMS中試線合作，推動(dòng)特色工藝半導(dǎo)體產(chǎn)業(yè)鏈發(fā)展，致力于為客戶提供前沿技術(shù)與服務(wù)。

http://www.latitudeda.com/
- Z7 Y" i3 P. [0 f" x. s& {（點(diǎn)擊上方名片關(guān)注我們，發(fā)現(xiàn)更多精彩內(nèi)容）