|
引言3 Q/ n" j4 x2 y4 N$ ?
在 SEMICON Taiwan 2024 上,業(yè)界領(lǐng)袖齊聚一堂,討論了封裝技術(shù)的最新進(jìn)展。本文探討會(huì)議重點(diǎn),關(guān)注三個(gè)關(guān)鍵領(lǐng)域:晶圓上芯片封裝(CoWoS)、扇出型板級(jí)封裝(FOPLP)和玻璃基板技術(shù)[1]。, ?2 k7 r0 T7 k4 ^( w2 h2 e/ y. V
* \2 t) [0 R' ?! m9 h$ {$ pCoWoS:突破集成的界限: _0 r6 }5 I+ w8 M: `: _; d* h
臺(tái)積電作為半導(dǎo)體制造領(lǐng)域的佼佼者,一直走在 CoWoS 技術(shù)開(kāi)發(fā)的前沿。CoWoS 是一種 2.5D 封裝解決方案,允許在單個(gè)中介層上集成多個(gè)芯片,從而為 AI 和 HPC 應(yīng)用提供更高的性能和更低的功耗。+ j2 v& k( x# p3 \0 [ T
- s# \, ?8 Y' c+ I) W" U
04hoe2ijr256402435502.png (763.23 KB, 下載次數(shù): 1)
下載附件
保存到相冊(cè)
04hoe2ijr256402435502.png
2024-9-26 01:29 上傳
# O3 B+ M3 F+ Z& x+ j% j R! B
圖1展示了臺(tái)積電的 CoWoS 技術(shù)路線圖,顯示了向更大中介層尺寸發(fā)展的進(jìn)程。, A+ o/ B$ |- a; o% Z. J
7 h# [, E8 T% V5 ^) g4 Z5 F# [) G臺(tái)積電的 CoWoS 路線圖旨在到 2030 年實(shí)現(xiàn) 8-10 倍光罩尺寸的中介層。雄心勃勃的目標(biāo)是由對(duì)更強(qiáng)大 AI 處理器日益增長(zhǎng)的需求推動(dòng)的。推出了三種 CoWoS 變體:CoWoS-S:標(biāo)準(zhǔn)版本,使用硅中介層,能夠達(dá)到最大 3.3 倍光罩尺寸。CoWoS-R:使用有機(jī)重布線層(RDL)中介層,簡(jiǎn)化設(shè)計(jì)流程,縮短集成時(shí)間。CoWoS-L:在 RDL 中介層中整合局部硅互連,平衡了硅和有機(jī)中介層的優(yōu)勢(shì)。
( ]$ I. G5 `! ~- {8 b# Z3 Y$ [[/ol]1 t$ ?5 P m7 J' d c ^& T& |
: B7 j0 ^, O! R0 X- t
xa1mpyyihit6402435602.png (792.47 KB, 下載次數(shù): 1)
下載附件
保存到相冊(cè)
xa1mpyyihit6402435602.png
2024-9-26 01:29 上傳
6 d4 C8 H1 l7 X" _& v. D" ~+ t圖2顯示了 CoWoS-L 的優(yōu)勢(shì),結(jié)合了硅和有機(jī)中介層的優(yōu)點(diǎn)。
$ B; L- a" A8 n0 m& q
2 z5 n! {. w0 y+ k) P. D% lCoWoS-L 預(yù)計(jì)將成為未來(lái)幾年最強(qiáng)大的解決方案,臺(tái)積電計(jì)劃在 2025 年實(shí)現(xiàn) 5.5 倍光罩尺寸的中介層,到 2030 年達(dá)到 8-10 倍。這項(xiàng)技術(shù)使集成更多晶體管成為可能,并提高了整體系統(tǒng)性能。; n8 F; I* o, A% e/ Z1 X& i7 q. v6 v& u" B4 R
* z% D$ f* o4 B' ^" F$ I會(huì)議還強(qiáng)調(diào)了 Chiplet 和 3DIC 設(shè)計(jì)的優(yōu)勢(shì)。這些方法提供:更低的所有權(quán)成本減少設(shè)計(jì)遷移負(fù)擔(dān)改進(jìn)的分級(jí)配對(duì),提升系統(tǒng)性能早期芯片缺陷檢測(cè)
: f0 q$ u; c. q7 l, M6 J- _/ r[/ol]
5 Q |$ b1 G6 |0 q# Q1 o
, A0 H$ I5 H z9 T! _
un55nfunsnr6402435702.png (491.95 KB, 下載次數(shù): 2)
下載附件
保存到相冊(cè)
un55nfunsnr6402435702.png
2024-9-26 01:29 上傳
: R) x0 @: |! h
圖3展示了邏輯 Chiplet 和 3DIC 設(shè)計(jì)中分級(jí)配對(duì)的概念。
# M6 `- {9 {7 U6 I4 V3 F ^# t2 N7 z* \+ w: u' T
然而,隨著集成水平的提高,良率管理變得尤為重要。臺(tái)積電強(qiáng)調(diào)了高集成良率的重要性,特別是對(duì)于在昂貴的先進(jìn)邏輯節(jié)點(diǎn)上制造的頂層芯片。隨著集成水平的提高,分割和拾取放置過(guò)程尤其具有挑戰(zhàn)性。2 t/ n0 `; }( {3 L
" W n( L0 o _9 Z
bd5qgtx3mbp6402435802.png (562.85 KB, 下載次數(shù): 1)
下載附件
保存到相冊(cè)
bd5qgtx3mbp6402435802.png
2024-9-26 01:29 上傳
7 s5 Z" @6 m' V! h
圖4說(shuō)明了良率對(duì)先進(jìn)封裝成本的影響。" ]9 [ g" n" t, ^/ Y
; E+ I4 |, r6 `6 x& }# Q& J
為應(yīng)對(duì)這些挑戰(zhàn),臺(tái)積電呼吁業(yè)界支持開(kāi)發(fā):新型熱界面材料(TIMs)有機(jī)模塑化合物底填材料先進(jìn)的過(guò)程控制和計(jì)量工具$ U: x" [" l4 q4 h# b
[/ol] ?+ O% `" n* U- E! n& d
臺(tái)積電致力于擴(kuò)大 CoWoS 產(chǎn)能,以滿足日益增長(zhǎng)的 AI 處理器需求。到 2026 年底,臺(tái)積電的 CoWoS 產(chǎn)能預(yù)計(jì)將達(dá)到每月 9-10 萬(wàn)片晶圓,相比 2024 年底預(yù)期的每月 3-4 萬(wàn)片晶圓有顯著增長(zhǎng)。# U' B& R6 x/ ^, ~& z# r
0 ?( S# e* n- ?$ U扇出型板級(jí)封裝(FOPLP):未來(lái)的擴(kuò)展方案' j9 h( |- H- J5 p; `4 k+ `
隨著中介層尺寸不斷增大,業(yè)界正在探索板級(jí)封裝解決方案,以提高產(chǎn)出并降低成本。FOPLP 相比傳統(tǒng)晶圓級(jí)封裝提供了幾個(gè)優(yōu)勢(shì):更高的產(chǎn)出:對(duì)于相同的中介層尺寸,600x600mm 的面板可以容納 8 倍于 12 英寸晶圓的中介層數(shù)量。成本降低:板級(jí)處理在大批量生產(chǎn)中可以帶來(lái)顯著的成本節(jié)約。靈活性:FOPLP 可以適用于各種應(yīng)用,從邊緣設(shè)備到高性能處理器。- j' L/ z- w7 `
[/ol]0 R( f" [& _$ D* |( w: Y
3 y6 m$ d6 j; D, k
dlxs2zhrag06402435903.png (380.03 KB, 下載次數(shù): 2)
下載附件
保存到相冊(cè)
dlxs2zhrag06402435903.png
2024-9-26 01:29 上傳
8 r. u, V I5 K7 o o# j
圖5比較了 600x600mm 面板與 12 英寸晶圓的中介層容量。3 J# n0 y& P% e1 y8 X
9 }; H/ J8 B& \1 D4 b
日月光作為半導(dǎo)體封裝和測(cè)試領(lǐng)域的領(lǐng)導(dǎo)者,在 FOPLP 技術(shù)上取得了重大進(jìn)展。已經(jīng)展示了:良率良好的 600x600mm 板級(jí)封裝有效的翹曲和斷裂控制5μm/5μm RDL 線寬/間距能力計(jì)劃在 2025 年前開(kāi)發(fā) 2μm/2μm 原型
) k! b; {$ g1 e, C+ P! N1 s$ l7 c( B7 X[/ol]
/ w# f8 c9 V. y9 y然而,業(yè)內(nèi)專家認(rèn)為,F(xiàn)OPLP 在高性能應(yīng)用(如 GPU 和 CPU)中的采用可能要到 2026-2027 年才會(huì)最早發(fā)生。這種延遲是由于:現(xiàn)有產(chǎn)品路線圖專注于扇出型晶圓級(jí)封裝(FOWLP)技術(shù),如 CoWoS已分配的 FOWLP 開(kāi)發(fā)資本預(yù)算需要面板形狀因子標(biāo)準(zhǔn)化以加速開(kāi)發(fā)努力并降低成本
/ s; K. n3 o* \* z[/ol]
) L) g( {$ P4 n0 c5 ~6 g
* i: G8 l2 t: g% t" W/ P8 o9 k
w0z0wwppkop6402436003.png (654.85 KB, 下載次數(shù): 2)
下載附件
保存到相冊(cè)
w0z0wwppkop6402436003.png
2024-9-26 01:29 上傳
0 y- i& O6 j; a# |; f圖6概述了日月光對(duì) 600x600mm 板級(jí)封裝解決方案的目標(biāo)。0 X. i9 U! d: p- _, ?, t* B0 j
; K4 a5 e! J. M* e* ^; y為促進(jìn) FOPLP 的廣泛采用,業(yè)界領(lǐng)袖呼吁:面板形狀因子的標(biāo)準(zhǔn)化工具制造商和材料供應(yīng)商之間的合作加速設(shè)備路線圖提高工具能力和良率
7 K' z6 A* o5 R% x[/ol]
; c3 @. b8 o$ D* f* O
! s4 e, M/ f% ^5 Q/ j玻璃基板技術(shù):下一個(gè)前沿
4 d" ]6 ]3 g! w4 A t8 w2 U' Y; kFOPLP 繼續(xù)發(fā)展,但業(yè)界也在探索玻璃基板技術(shù)作為有機(jī) RDL 中介層的潛在繼任者。玻璃基板提供了幾個(gè)優(yōu)勢(shì):更好的電氣性能更精細(xì)的 RDL 能力更低的熱膨脹系數(shù)(CTE)
, w9 ^! z6 j$ t[/ol]
- `: K1 \6 }5 }3 z+ @0 z英特爾在玻璃基板開(kāi)發(fā)方面處于領(lǐng)先地位,這是由于當(dāng)前 RDL 中介層解決方案的限制以及對(duì)更精細(xì)凸點(diǎn)間距的需求所驅(qū)動(dòng)的。然而,玻璃基板技術(shù)面臨幾個(gè)挑戰(zhàn):脆性:玻璃比傳統(tǒng)基板材料更脆,難以加工。制造復(fù)雜性:形成穿透玻璃導(dǎo)孔(TGV)需要先進(jìn)的蝕刻和沉積技術(shù)。設(shè)備限制:必須開(kāi)發(fā)新的工具和流程來(lái)有效處理玻璃基板。, f/ ?4 H/ g1 y5 g E, E
[/ol]+ [/ M9 [* L) p. C4 y
% m7 \: [) R) _. }
djdorix2ok26402436103.png (811.79 KB, 下載次數(shù): 1)
下載附件
保存到相冊(cè)
djdorix2ok26402436103.png
2024-9-26 01:29 上傳
9 y- e( c% v9 u; X0 E* O& s
圖7概述了玻璃基板在先進(jìn)封裝中的優(yōu)缺點(diǎn)。3 l( b2 C* q- Z" S. E
; @0 T, Z5 U8 b4 w盡管存在這些挑戰(zhàn),玻璃基板在各種應(yīng)用中顯示出潛力,包括:橋接芯片深溝電容(DTC)集成無(wú)源器件(IPD)光電共封裝(CPO)
`' {& b6 Q. z' w[/ol]
! M- _2 D& x0 @+ f/ H0 }業(yè)內(nèi)專家預(yù)測(cè),玻璃芯基板可能在 2027-2028 年左右進(jìn)入大規(guī)模生產(chǎn),緊隨高性能應(yīng)用中 FOPLP 的采用之后。& l. ^6 u9 u* X; m3 P
% w L: I9 g, p" U. u
結(jié)論
& ~& @) G) S, S先進(jìn)封裝領(lǐng)域正在快速發(fā)展,以滿足 AI 和 HPC 應(yīng)用的需求。CoWoS 技術(shù)繼續(xù)推動(dòng)芯片集成的界限,臺(tái)積電在更大中介層尺寸方面領(lǐng)先。FOPLP 為擴(kuò)大生產(chǎn)規(guī)模和降低成本提供了有希望的解決方案,但需要標(biāo)準(zhǔn)化和設(shè)備開(kāi)發(fā)來(lái)加速采用。玻璃基板技術(shù)代表了先進(jìn)封裝的下一個(gè)前沿,提供了改進(jìn)的性能和更精細(xì)的 RDL 能力。* l! N6 q) ]1 S& Q# z1 [) ^" g' |
) ?% C# m; q& `8 w( }
隨著這些技術(shù)的成熟,半導(dǎo)體生態(tài)系統(tǒng)各方的合作將變得非常重要。設(shè)備制造商、材料供應(yīng)商和芯片設(shè)計(jì)者必須攜手合作,克服與每種封裝方法相關(guān)的挑戰(zhàn)。通過(guò)這樣做,行業(yè)可以繼續(xù)提供必要的性能改進(jìn),推動(dòng) AI、HPC 和其他領(lǐng)域的創(chuàng)新。* S, `$ L9 v1 v
* g6 A+ H& u2 U8 W" r) _
! I K' ~! `/ ]. Q) x8 w參考文獻(xiàn)3 B( C2 }$ u( N8 U v7 b
[1] Jeng, D. Teng, and V. Yang, "Greater China Semi: CoWoS, FOPLP, and glass substrate - Key takeaways from SEMICON Taiwan 2024; W' G, o9 i2 d0 I
' d0 ~$ s7 N7 W/ s) r$ ?
- END -
& e4 ?9 P7 q+ C" X& ~' O M0 r* J* ]" K; d9 {7 ?' P* l/ O5 {3 f
軟件申請(qǐng)我們歡迎化合物/硅基光電子芯片的研究人員和工程師申請(qǐng)?bào)w驗(yàn)免費(fèi)版PIC Studio軟件。無(wú)論是研究還是商業(yè)應(yīng)用,PIC Studio都可提升您的工作效能。" }3 m" C6 z/ d% r! D$ b
點(diǎn)擊左下角"閱讀原文"馬上申請(qǐng)0 K, F0 {7 U+ _' m n0 `# U j
! _" u7 E" w3 J8 F
歡迎轉(zhuǎn)載
; ]4 `" X0 m/ i1 X6 E
, _5 k4 k6 _: j3 [/ m& S轉(zhuǎn)載請(qǐng)注明出處,請(qǐng)勿修改內(nèi)容和刪除作者信息!
; }0 _+ f( |% V# L9 n- e* l
- O! r8 k* D1 i8 d
; |1 q+ b; c8 E. q! X: E
+ d9 s6 G, H, r
fzsatln4reo6402436203.gif (16.04 KB, 下載次數(shù): 2)
下載附件
保存到相冊(cè)
fzsatln4reo6402436203.gif
2024-9-26 01:29 上傳
H9 Y$ x5 ]4 ?
4 V6 l6 l+ F0 h關(guān)注我們4 O1 i9 ?5 s6 I- k/ E
' N/ e$ K! `! B+ j. r. U4 B, ]
. ], t/ l" ~) Z! p# ^- Q. ^. k; N) R
jxnumiu25xu6402436303.png (31.33 KB, 下載次數(shù): 2)
下載附件
保存到相冊(cè)
jxnumiu25xu6402436303.png
2024-9-26 01:29 上傳
2 ~" }/ X9 R0 e$ g. i
| : s$ @" U. \, }$ p
ktd3mheetyv6402436403.png (82.79 KB, 下載次數(shù): 1)
下載附件
保存到相冊(cè)
ktd3mheetyv6402436403.png
2024-9-26 01:29 上傳
" `" B4 h0 r! r |
# O/ K O9 B+ [) v; A* v P
vxwlhu1lc1l6402436503.png (21.52 KB, 下載次數(shù): 1)
下載附件
保存到相冊(cè)
vxwlhu1lc1l6402436503.png
2024-9-26 01:29 上傳
* |( P* ^5 v! N2 ^ Z* ^3 ?
|
) V' l6 X5 O2 ?! @; z. l' a
( E& G& U4 n# G- J; |
8 J4 j; T) \1 B- P x) T( `# s2 B, R1 N3 ?. n" C: C6 f& ~
關(guān)于我們:
2 C2 j9 o2 \5 w深圳逍遙科技有限公司(Latitude Design Automation Inc.)是一家專注于半導(dǎo)體芯片設(shè)計(jì)自動(dòng)化(EDA)的高科技軟件公司。我們自主開(kāi)發(fā)特色工藝芯片設(shè)計(jì)和仿真軟件,提供成熟的設(shè)計(jì)解決方案如PIC Studio、MEMS Studio和Meta Studio,分別針對(duì)光電芯片、微機(jī)電系統(tǒng)、超透鏡的設(shè)計(jì)與仿真。我們提供特色工藝的半導(dǎo)體芯片集成電路版圖、IP和PDK工程服務(wù),廣泛服務(wù)于光通訊、光計(jì)算、光量子通信和微納光子器件領(lǐng)域的頭部客戶。逍遙科技與國(guó)內(nèi)外晶圓代工廠及硅光/MEMS中試線合作,推動(dòng)特色工藝半導(dǎo)體產(chǎn)業(yè)鏈發(fā)展,致力于為客戶提供前沿技術(shù)與服務(wù)。2 G3 s% _/ x5 E3 y: A
0 x+ S% g( G. }- S2 A/ {http://www.latitudeda.com/& g% l2 ~+ d% a
(點(diǎn)擊上方名片關(guān)注我們,發(fā)現(xiàn)更多精彩內(nèi)容) |
|