先進(jìn)封裝技術(shù)在人工智能和高性能計(jì)算領(lǐng)域的應(yīng)用：SEMICON Taiwan 2024 見(jiàn)解

逍遙設(shè)計(jì)自動(dòng)化

引言
在 SEMICON Taiwan 2024 上，業(yè)界領(lǐng)袖齊聚一堂，討論了封裝技術(shù)的最新進(jìn)展。本文探討會(huì)議重點(diǎn)，關(guān)注三個(gè)關(guān)鍵領(lǐng)域：晶圓上芯片封裝（CoWoS）、扇出型板級(jí)封裝（FOPLP）和玻璃基板技術(shù)[1]。

* \2 t) [0 R' ?! m9 h$ {$ pCoWoS：突破集成的界限
臺(tái)積電作為半導(dǎo)體制造領(lǐng)域的佼佼者，一直走在 CoWoS 技術(shù)開(kāi)發(fā)的前沿。CoWoS 是一種 2.5D 封裝解決方案，允許在單個(gè)中介層上集成多個(gè)芯片，從而為 AI 和 HPC 應(yīng)用提供更高的性能和更低的功耗。

- s# \, ?8 Y' c+ I) W" U
圖1展示了臺(tái)積電的 CoWoS 技術(shù)路線圖，顯示了向更大中介層尺寸發(fā)展的進(jìn)程。

7 h# [, E8 T% V5 ^) g4 Z5 F# [) G臺(tái)積電的 CoWoS 路線圖旨在到 2030 年實(shí)現(xiàn) 8-10 倍光罩尺寸的中介層。雄心勃勃的目標(biāo)是由對(duì)更強(qiáng)大 AI 處理器日益增長(zhǎng)的需求推動(dòng)的。推出了三種 CoWoS 變體：

CoWoS-S：標(biāo)準(zhǔn)版本，使用硅中介層，能夠達(dá)到最大 3.3 倍光罩尺寸。

CoWoS-R：使用有機(jī)重布線層（RDL）中介層，簡(jiǎn)化設(shè)計(jì)流程，縮短集成時(shí)間。

CoWoS-L：在 RDL 中介層中整合局部硅互連，平衡了硅和有機(jī)中介層的優(yōu)勢(shì)。
( ]$ I. G5 `! ~- {8 b# Z3 Y$ [[/ol]

: B7 j0 ^, O! R0 X- t
6 d4 C8 H1 l7 X" _& v. D" ~+ t圖2顯示了 CoWoS-L 的優(yōu)勢(shì)，結(jié)合了硅和有機(jī)中介層的優(yōu)點(diǎn)。
$ B; L- a" A8 n0 m& q
2 z5 n! {. w0 y+ k) P. D% lCoWoS-L 預(yù)計(jì)將成為未來(lái)幾年最強(qiáng)大的解決方案，臺(tái)積電計(jì)劃在 2025 年實(shí)現(xiàn) 5.5 倍光罩尺寸的中介層，到 2030 年達(dá)到 8-10 倍。這項(xiàng)技術(shù)使集成更多晶體管成為可能，并提高了整體系統(tǒng)性能。

* z% D$ f* o4 B' ^" F$ I會(huì)議還強(qiáng)調(diào)了 Chiplet 和 3DIC 設(shè)計(jì)的優(yōu)勢(shì)。這些方法提供：

更低的所有權(quán)成本

減少設(shè)計(jì)遷移負(fù)擔(dān)

改進(jìn)的分級(jí)配對(duì)，提升系統(tǒng)性能

早期芯片缺陷檢測(cè)
: f0 q$ u; c. q7 l, M6 J- _/ r[/ol]
5 Q  |$ b1 G6 |0 q# Q1 o
, A0 H$ I5 H  z9 T! _
圖3展示了邏輯 Chiplet 和 3DIC 設(shè)計(jì)中分級(jí)配對(duì)的概念。
# M6 `- {9 {7 U
然而，隨著集成水平的提高，良率管理變得尤為重要。臺(tái)積電強(qiáng)調(diào)了高集成良率的重要性，特別是對(duì)于在昂貴的先進(jìn)邏輯節(jié)點(diǎn)上制造的頂層芯片。隨著集成水平的提高，分割和拾取放置過(guò)程尤其具有挑戰(zhàn)性。

" W  n( L0 o  _9 Z
圖4說(shuō)明了良率對(duì)先進(jìn)封裝成本的影響。

為應(yīng)對(duì)這些挑戰(zhàn)，臺(tái)積電呼吁業(yè)界支持開(kāi)發(fā)：

新型熱界面材料（TIMs）

有機(jī)模塑化合物

底填材料

先進(jìn)的過(guò)程控制和計(jì)量工具
[/ol]
臺(tái)積電致力于擴(kuò)大 CoWoS 產(chǎn)能，以滿足日益增長(zhǎng)的 AI 處理器需求。到 2026 年底，臺(tái)積電的 CoWoS 產(chǎn)能預(yù)計(jì)將達(dá)到每月 9-10 萬(wàn)片晶圓，相比 2024 年底預(yù)期的每月 3-4 萬(wàn)片晶圓有顯著增長(zhǎng)。

0 ?( S# e* n- ?$ U扇出型板級(jí)封裝（FOPLP）：未來(lái)的擴(kuò)展方案
隨著中介層尺寸不斷增大，業(yè)界正在探索板級(jí)封裝解決方案，以提高產(chǎn)出并降低成本。FOPLP 相比傳統(tǒng)晶圓級(jí)封裝提供了幾個(gè)優(yōu)勢(shì)：

更高的產(chǎn)出：對(duì)于相同的中介層尺寸，600x600mm 的面板可以容納 8 倍于 12 英寸晶圓的中介層數(shù)量。

成本降低：板級(jí)處理在大批量生產(chǎn)中可以帶來(lái)顯著的成本節(jié)約。

靈活性：FOPLP 可以適用于各種應(yīng)用，從邊緣設(shè)備到高性能處理器。
[/ol]


圖5比較了 600x600mm 面板與 12 英寸晶圓的中介層容量。

日月光作為半導(dǎo)體封裝和測(cè)試領(lǐng)域的領(lǐng)導(dǎo)者，在 FOPLP 技術(shù)上取得了重大進(jìn)展。已經(jīng)展示了：

良率良好的 600x600mm 板級(jí)封裝

有效的翹曲和斷裂控制

5μm/5μm RDL 線寬/間距能力

計(jì)劃在 2025 年前開(kāi)發(fā) 2μm/2μm 原型
) k! b; {$ g1 e, C+ P! N1 s$ l7 c( B7 X[/ol]
/ w# f8 c9 V. y9 y然而，業(yè)內(nèi)專家認(rèn)為，F(xiàn)OPLP 在高性能應(yīng)用（如 GPU 和 CPU）中的采用可能要到 2026-2027 年才會(huì)最早發(fā)生。這種延遲是由于：

現(xiàn)有產(chǎn)品路線圖專注于扇出型晶圓級(jí)封裝（FOWLP）技術(shù)，如 CoWoS

已分配的 FOWLP 開(kāi)發(fā)資本預(yù)算

需要面板形狀因子標(biāo)準(zhǔn)化以加速開(kāi)發(fā)努力并降低成本
/ s; K. n3 o* \* z[/ol]
) L) g( {$ P4 n0 c5 ~6 g
* i: G8 l2 t: g% t" W/ P8 o9 k
0 y- i& O6 j; a# |; f圖6概述了日月光對(duì) 600x600mm 板級(jí)封裝解決方案的目標(biāo)。

; K4 a5 e! J. M* e* ^; y為促進(jìn) FOPLP 的廣泛采用，業(yè)界領(lǐng)袖呼吁：

面板形狀因子的標(biāo)準(zhǔn)化

工具制造商和材料供應(yīng)商之間的合作

加速設(shè)備路線圖

提高工具能力和良率
7 K' z6 A* o5 R% x[/ol]
; c3 @. b8 o$ D* f* O
! s4 e, M/ f% ^5 Q/ j玻璃基板技術(shù)：下一個(gè)前沿
4 d" ]6 ]3 g! w4 A  t8 w2 U' Y; kFOPLP 繼續(xù)發(fā)展，但業(yè)界也在探索玻璃基板技術(shù)作為有機(jī) RDL 中介層的潛在繼任者。玻璃基板提供了幾個(gè)優(yōu)勢(shì)：

更好的電氣性能

更精細(xì)的 RDL 能力

更低的熱膨脹系數(shù)（CTE）
, w9 ^! z6 j$ t[/ol]
- `: K1 \6 }5 }3 z+ @0 z英特爾在玻璃基板開(kāi)發(fā)方面處于領(lǐng)先地位，這是由于當(dāng)前 RDL 中介層解決方案的限制以及對(duì)更精細(xì)凸點(diǎn)間距的需求所驅(qū)動(dòng)的。然而，玻璃基板技術(shù)面臨幾個(gè)挑戰(zhàn)：

脆性：玻璃比傳統(tǒng)基板材料更脆，難以加工。

制造復(fù)雜性：形成穿透玻璃導(dǎo)孔（TGV）需要先進(jìn)的蝕刻和沉積技術(shù)。

設(shè)備限制：必須開(kāi)發(fā)新的工具和流程來(lái)有效處理玻璃基板。
[/ol]


圖7概述了玻璃基板在先進(jìn)封裝中的優(yōu)缺點(diǎn)。

; @0 T, Z5 U8 b4 w盡管存在這些挑戰(zhàn)，玻璃基板在各種應(yīng)用中顯示出潛力，包括：

橋接芯片

深溝電容（DTC）

集成無(wú)源器件（IPD）

光電共封裝（CPO）
  `' {& b6 Q. z' w[/ol]
! M- _2 D& x0 @+ f/ H0 }業(yè)內(nèi)專家預(yù)測(cè)，玻璃芯基板可能在 2027-2028 年左右進(jìn)入大規(guī)模生產(chǎn)，緊隨高性能應(yīng)用中 FOPLP 的采用之后。

結(jié)論
& ~& @) G) S, S先進(jìn)封裝領(lǐng)域正在快速發(fā)展，以滿足 AI 和 HPC 應(yīng)用的需求。CoWoS 技術(shù)繼續(xù)推動(dòng)芯片集成的界限，臺(tái)積電在更大中介層尺寸方面領(lǐng)先。FOPLP 為擴(kuò)大生產(chǎn)規(guī)模和降低成本提供了有希望的解決方案，但需要標(biāo)準(zhǔn)化和設(shè)備開(kāi)發(fā)來(lái)加速采用。玻璃基板技術(shù)代表了先進(jìn)封裝的下一個(gè)前沿，提供了改進(jìn)的性能和更精細(xì)的 RDL 能力。

隨著這些技術(shù)的成熟，半導(dǎo)體生態(tài)系統(tǒng)各方的合作將變得非常重要。設(shè)備制造商、材料供應(yīng)商和芯片設(shè)計(jì)者必須攜手合作，克服與每種封裝方法相關(guān)的挑戰(zhàn)。通過(guò)這樣做，行業(yè)可以繼續(xù)提供必要的性能改進(jìn)，推動(dòng) AI、HPC 和其他領(lǐng)域的創(chuàng)新。


! I  K' ~! `/ ]. Q) x8 w參考文獻(xiàn)
[1] Jeng, D. Teng, and V. Yang, "Greater China Semi: CoWoS, FOPLP, and glass substrate - Key takeaways from SEMICON Taiwan 2024

- END -
& e4 ?9 P7 q+ C" X& ~' O  M0 r* J* ]" K
軟件申請(qǐng)我們歡迎化合物/硅基光電子芯片的研究人員和工程師申請(qǐng)?bào)w驗(yàn)免費(fèi)版PIC Studio軟件。無(wú)論是研究還是商業(yè)應(yīng)用，PIC Studio都可提升您的工作效能。
點(diǎn)擊左下角"閱讀原文"馬上申請(qǐng)

歡迎轉(zhuǎn)載
; ]4 `" X0 m/ i1 X6 E
, _5 k4 k6 _: j3 [/ m& S轉(zhuǎn)載請(qǐng)注明出處，請(qǐng)勿修改內(nèi)容和刪除作者信息！
; }0 _+ f( |% V# L9 n- e* l
- O! r8 k* D1 i8 d
; |1 q+ b; c8 E. q! X: E
+ d9 s6 G, H, r
  H9 Y$ x5 ]4 ?
4 V6 l6 l+ F0 h關(guān)注我們

" `" B4 h0 r! r

# O/ K  O9 B+ [) v; A* v  P

                     
) V' l6 X5 O2 ?! @; z. l' a
( E& G& U4 n# G- J; |
8 J4 j; T) \1 B- P  x) T( `# s2 B
關(guān)于我們：
2 C2 j9 o2 \5 w深圳逍遙科技有限公司（Latitude Design Automation Inc.）是一家專注于半導(dǎo)體芯片設(shè)計(jì)自動(dòng)化（EDA）的高科技軟件公司。我們自主開(kāi)發(fā)特色工藝芯片設(shè)計(jì)和仿真軟件，提供成熟的設(shè)計(jì)解決方案如PIC Studio、MEMS Studio和Meta Studio，分別針對(duì)光電芯片、微機(jī)電系統(tǒng)、超透鏡的設(shè)計(jì)與仿真。我們提供特色工藝的半導(dǎo)體芯片集成電路版圖、IP和PDK工程服務(wù)，廣泛服務(wù)于光通訊、光計(jì)算、光量子通信和微納光子器件領(lǐng)域的頭部客戶。逍遙科技與國(guó)內(nèi)外晶圓代工廠及硅光/MEMS中試線合作，推動(dòng)特色工藝半導(dǎo)體產(chǎn)業(yè)鏈發(fā)展，致力于為客戶提供前沿技術(shù)與服務(wù)。

0 x+ S% g( G. }- S2 A/ {http://www.latitudeda.com/
（點(diǎn)擊上方名片關(guān)注我們，發(fā)現(xiàn)更多精彩內(nèi)容）