|
poizswhlm2y64066434708.gif (60.41 KB, 下載次數(shù): 0)
下載附件
保存到相冊
poizswhlm2y64066434708.gif
2024-12-5 22:02 上傳
/ Q( G* h5 ~; ^* G5 }, ~3 f$ u/ b點擊上方藍(lán)色字體,關(guān)注我們
$ I' J1 ]( Y* G* t# m% r( M1 Y* r1 v0 h; S- u
vnyuwciwyec64066434808.png (84.2 KB, 下載次數(shù): 1)
下載附件
保存到相冊
vnyuwciwyec64066434808.png
2024-12-5 22:02 上傳
) Y9 D5 |: X0 D0 m! i
) [. O. r e2 h/ w11 M# a5 `, T4 |2 N$ E$ m
反射與源端匹配的原理% u( A: F5 k/ s+ Y+ `+ n0 w
在高速數(shù)字信號傳輸中,當(dāng)信號的驅(qū)動端(如單片機或FPGA)輸出到負(fù)載端(如傳感器)時,會經(jīng)過PCB上的傳輸線。# |- q) j f8 V+ K
# A+ H5 ^3 _8 z2 ?8 i0 _如果傳輸線的特性阻抗 Z0與驅(qū)動源的輸出阻抗 Zd不匹配,會引發(fā)信號的反射。
1 P" S8 H2 N5 S9 _( Q4 \; M" k1 l
4 W5 p3 m9 \. c反射會導(dǎo)致信號波形的失真,造成振鈴、過沖等問題,特別是在信號上升沿和下降沿處顯著。
/ u# N1 u4 c0 K+ s7 j. U% ~4 ~% W5 _' H' T
源端匹配就是通過在驅(qū)動端串聯(lián)一個電阻 R,使得信號源的輸出阻抗加上串聯(lián)電阻達(dá)到與傳輸線阻抗 Z0 匹配,以減少反射。* p0 A& z/ e' Y9 q3 }! A e
' R; I/ e+ }$ a- a" @
irwiu3xvz4164066434908.png (85.81 KB, 下載次數(shù): 0)
下載附件
保存到相冊
irwiu3xvz4164066434908.png
2024-12-5 22:02 上傳
( I2 _! w% ?& `9 o0 |7 {
. I2 s; |5 _* A( p$ F& L因此,通過在源端串接電阻 R=Z0?Zd,可以優(yōu)化阻抗匹配,從而有效抑制反射。- g; @- _8 z$ q# j$ g% ?1 u
% m# U- Y4 ` ?* o' k! k: O而22Ω或33Ω電阻通常是經(jīng)驗所得的合理數(shù)值,適用于多數(shù)數(shù)字電路。" O4 v3 x( s! L8 c1 v) i$ `+ x
2
4 x9 ~$ `8 h, _" I, @數(shù)字電路匹配
6 j, M, g+ Z2 {) \在射頻電路中,通常會使用電感、電容等無源器件進行匹配,這種匹配被稱為共軛匹配(conjugate matching)。
. G" k- Q* z! Z9 \9 E# X+ K$ e
2 w. t. `# e( p8 u. w I( ?9 h9 t0 P其目的是使信號能量最大化地傳輸至負(fù)載,且往往要求精確的50Ω匹配。- ?! r: x- v: `' ~: e5 h% F
3 J( L! n" M- }6 w' C+ G& S0 h, ]8 F
然而,數(shù)字電路的匹配方式較為簡單,目標(biāo)是抑制反射,而非能量最大傳輸,因此通常采用電阻來進行源端匹配。5 h8 E5 H" ~0 J& X, J
* R3 i- C, R$ M! U
電阻匹配的方法不僅簡化了設(shè)計,也在信號完整性與實際操作成本之間提供了合理的平衡。+ M& ?) f; f# n* t; a
3
& L1 O9 Z1 G# G0 H& [$ i/ P- {4 H1 n: _# h1 ^7 v' I6 g
為什么選擇22Ω或33Ω?
6 J5 h4 a# {. l8 T: N' Z5 [4 S- t2 G2 m" N
實際操作中,數(shù)字器件的輸出阻抗 Zd往往并不理想,且存在較大的差異性。' Y- Y6 @- f; R! b3 W
$ s2 R2 y3 B# a: R
例如,甚至同一型號的芯片,其輸出阻抗在不同的工作條件下也會有所不同。
0 `0 ]- Z! [& y4 ~3 i. i
( h/ P! o1 l; o8 p4 @論壇和文獻(xiàn)中提到的一些理論公式,如Zo = (Vdd-VOH) / IOH以及Zo = VOL/IOL,只能作為一個參考,而非絕對的計算標(biāo)準(zhǔn)。+ e; A1 W/ h: o
3 c$ ~$ x- G' f, J- [
glyeik4t3ek64066435008.png (146.66 KB, 下載次數(shù): 1)
下載附件
保存到相冊
glyeik4t3ek64066435008.png
2024-12-5 22:02 上傳
: |& {9 f- l( p r3 X! S4 H0 R! V$ ^' F+ {' u
基于經(jīng)驗,22Ω或33Ω的電阻往往可以在大多數(shù)情況下減少振鈴和反射,因此被廣泛采用。. z; B% Q, R( Y& F# g3 L
4: F, z7 S8 ?' P5 V( g0 t2 V
實際設(shè)計中的調(diào)試* J) q! w3 c/ _8 z) `
在實際設(shè)計中,由于器件和PCB布局的差異,電阻值可能需要微調(diào),因此設(shè)計時通常會在PCB上預(yù)留電阻焊盤。
d- O7 a; ]2 u$ p, e3 ?! {# r' T# m
調(diào)試時,可以在不同阻值下使用示波器觀察波形,逐步調(diào)整電阻,直到波形的振鈴和過沖達(dá)到最低。
2 w" T% h/ A0 i- ~9 o6 L! o. w* b! a5 ^
這樣可以在設(shè)計初期為后續(xù)的調(diào)試和優(yōu)化提供靈活性。
0 g5 a$ i) O) C+ O+ r j+ f
0 g* o7 t8 b# K% R& d串接22Ω或33Ω電阻的做法體現(xiàn)了數(shù)字電路設(shè)計中“源端匹配”的重要性。
4 o$ K! ~ i( _9 y- ^9 _( ~6 z) ?
+ M+ I* H* w6 R6 X2 B- @! \8 G9 g通過合理的電阻匹配,能抑制振鈴和反射,保證信號的穩(wěn)定和可靠性。
" ]3 Q# \: _ w5 U5 h8 w
wceza34uy2i64066435108.jpg (71.14 KB, 下載次數(shù): 0)
下載附件
保存到相冊
wceza34uy2i64066435108.jpg
2024-12-5 22:02 上傳
- s# ]6 f& h# Q+ P
myphd3aafkc64066435208.gif (45.46 KB, 下載次數(shù): 0)
下載附件
保存到相冊
myphd3aafkc64066435208.gif
2024-12-5 22:02 上傳
3 V2 [; ], {1 \, P1 b( y. N+ q# d點擊閱讀原文,更精彩~ |
|