|
就此板繪制總結(jié)以下幾點(diǎn)供大家一起研究學(xué)習(xí):(時(shí)間有限,畫的斷斷續(xù)續(xù))
1.布局:
直接跳過原理圖網(wǎng)表導(dǎo)入和封裝繪制,這個(gè)板子的關(guān)鍵是屏蔽罩的規(guī)劃和布局。根據(jù)固定器件的位置打開飛線來(lái)觀察器件布局?jǐn)[放的位置,屏蔽罩內(nèi)器件要和屏蔽罩保持一定間距。
2.CLASS的添加和規(guī)則設(shè)置
參考圖框上的阻抗計(jì)算線寬和間距進(jìn)行設(shè)置,這里不再?gòu)?fù)述。
3.扇孔
從邊緣順時(shí)針或逆時(shí)針進(jìn)行扇出,短線直接連通,晶振包地并放置GND過孔。EMMC和LPDDRpin間距為0.5mm,可設(shè)置ROOM規(guī)則 ,線寬間距分別設(shè)置到3.5,(因?yàn)槊ぢ窨壮杀緝r(jià)格較高),需散熱的IC在散熱焊盤上放置相應(yīng)GND過孔,值得注意的是PMU和DCDC主干道必須保證過孔數(shù)量足夠以保持載流量。
最重要一點(diǎn):趁扇出完 BGA有空間,就趕緊把濾波,相應(yīng)管腳吧,要不然拉完線之后再放置,你只有😭了!記得過孔一定要蓋油。
4.布線
也是從單個(gè)模塊進(jìn)行,打開相應(yīng)模塊和器件飛線,然后進(jìn)行拉線,可忽略DRC,走線,處理完所有器件的連通性,后面再逐個(gè)進(jìn)行調(diào)整。在空間允許的情況下CLK信號(hào)線盡量包地處理。
幾個(gè)注意事項(xiàng):
A.晶振下方不允許有任何走線
B.DDR保護(hù)區(qū)不能有任何走線
C.相鄰層走線不允許有水平方向的重疊,盡量調(diào)整。
D.WIFI天下下方必須保持參考平面完整性,不允許出現(xiàn)走線,還要保持下方參考平面的完整性。
E.電源走線和反饋線以及音頻(R.L聲道線,并且包地處理)需要加粗處理。
5.電源和GND平面分割
為了保持電源平面完整性,電源層盡量不要走線,有兩根VDD_GPU 和VDD_CPU的反饋線必須沿著電源平面進(jìn)行走線。分割電源后高亮觀察平面載流量,注意啞鈴分割問題。如果因?yàn)檫^孔多了導(dǎo)致載流不夠,過孔可以進(jìn)行削盤處理,削盤對(duì)象過孔最好是信號(hào)線的過孔。值得注意的是核心電源過孔數(shù)量要達(dá)到8-10個(gè),以保證載流能力。
6.走線的DRC調(diào)整和等長(zhǎng)處理
這里就不再?gòu)?fù)述調(diào)整過程和等長(zhǎng)方式,學(xué)到這里的同學(xué)都很清楚了
7.設(shè)計(jì)規(guī)則檢查
主要檢查板子的開短路和間距。
8.絲印調(diào)整
由于板子密度比較高,主要檢查相鄰器件絲印上盤的問題。
以上就是我的個(gè)人總結(jié),不足之處還請(qǐng)多多指教!謝謝大家!
|
|