|
本文要點(diǎn)
高頻 PCB 和高速 PCB 之間是否有區(qū)別?高頻 PCB 設(shè)計(jì)的主要挑戰(zhàn)高頻 PCB layout 優(yōu)化設(shè)計(jì)指南
雖然我們通常認(rèn)為噪聲與聲音干擾的音量有關(guān),但噪聲的頻率遠(yuǎn)遠(yuǎn)超出了我們的聽覺范圍—最高約為 20 kHz。事實(shí)上,電子設(shè)計(jì)人員和開發(fā)人員認(rèn)定的噪聲大部分只能在示波器或類似設(shè)備上看到,而人耳是聽不到的。無(wú)論是聽到還是看到的噪聲,我們通常所說的噪聲都有一個(gè)共同點(diǎn),那就是噪聲具有干擾性。
噪聲是高頻 PCB 設(shè)計(jì)的克星
對(duì)于依賴高保真度的數(shù)據(jù)和信息才能正常運(yùn)行的電子系統(tǒng)來(lái)說,噪聲或電磁干擾 (EMI) 是電子線路板上和電子線路板之間的主要干擾源。對(duì)于高速和高頻 PCB 設(shè)計(jì)而言,優(yōu)化 PCB layout 的許多指導(dǎo)原則都是嚴(yán)格按照一定的要求制定的,即減少或消除板載 EMI 和/或在運(yùn)行環(huán)境中實(shí)現(xiàn)最佳電磁兼容性 (emc)。
1
高頻 PCB 與高速 PCB
頻率和速度通常是同義詞,讓我們來(lái)明確一下這兩個(gè)術(shù)語(yǔ)的定義:
高速 PCB
速度是一個(gè)時(shí)域術(shù)語(yǔ),高速 PCB 通常用于描述以較快或較高的數(shù)據(jù)傳輸速率或比特率傳輸、接收和/或處理數(shù)字信號(hào)的電路板。
高頻 PCB
在頻域中,描述信號(hào)的方式是它們完成一個(gè)周期需要多長(zhǎng)時(shí)間。高頻 PCB 通常指?jìng)鞑ツM或射頻信號(hào)頻率較高的電路板。
與模擬信號(hào)不同的是,數(shù)字信號(hào)不一定具有持續(xù)重復(fù)的周期。然而,模擬信號(hào)頻率(以 s-1 或 Hz 為單位)和數(shù)字信號(hào)速度(以比特/秒或字節(jié)/秒為單位)都是以時(shí)間為單位進(jìn)行測(cè)量的。具體講解歡迎點(diǎn)擊文末閱讀原文觀看視頻。
在 allegro X PCB Designer 工具中的高速設(shè)計(jì)
高頻或高速對(duì)于電子線路板的意義是相同的。也就是說,“高”意味著電路板上信號(hào)變化的速度會(huì)使信號(hào)完整性受到阻抗和其他電路板參數(shù)的嚴(yán)重影響。但是,到底多高才算“高”呢?對(duì)于射頻信號(hào)而言,頻率超過約 50 MHz 乃至微波范圍時(shí),就會(huì)對(duì)信號(hào)完整性產(chǎn)生影響。而對(duì)于數(shù)字信號(hào)來(lái)說,答案卻沒有這么簡(jiǎn)單。
PCBA 可根據(jù)最快的信號(hào)所在的速度域進(jìn)行分類?煞譃橐韵氯齻(gè)速度域:
速度域
如上圖所示,如果信號(hào)在通過路徑長(zhǎng)度所需時(shí)間的 1/4 時(shí)間內(nèi)轉(zhuǎn)換,則電路板被歸類為慢速電路板,頻率或速度不會(huì)對(duì)電路板的性能或信號(hào)完整性產(chǎn)生重大影響。對(duì)于快速電路板,頻率可能會(huì)產(chǎn)生一些影響。不過,可以通過縮短路徑長(zhǎng)度來(lái)減輕影響。對(duì)于高速和高頻 PCB 設(shè)計(jì)而言,有一些挑戰(zhàn)必須要加以應(yīng)對(duì)。
2
高頻 PCB 設(shè)計(jì)的挑戰(zhàn)
高頻 PCBA 的設(shè)計(jì)與大多數(shù)其他電路板的設(shè)計(jì)類似,都應(yīng)遵循旨在確保可靠性和可制造性的 IPC 標(biāo)準(zhǔn)。但是,為了確保符合電路板性能標(biāo)準(zhǔn),高頻電路板還需要考慮以下一些問題——
輻射
高頻和高速電路板通常包含會(huì)輻射 EMI 的器件。這些設(shè)備(如無(wú)線發(fā)射器、轉(zhuǎn)換器和電源)會(huì)產(chǎn)生板載 EMI,并影響電路板安裝環(huán)境的電磁兼容性。
吸收
與輻射 EMI 相反,電路板可能會(huì)吸收附近電路板或設(shè)備的輻射,從而影響電路板的性能。
信號(hào)衰減
限制信號(hào)衰減是一個(gè)主要的考慮因素,當(dāng)差分對(duì)不匹配、傳輸線過長(zhǎng)、缺乏所需屏蔽或存在其他誘因時(shí),可能會(huì)出現(xiàn)信號(hào)衰減。
反射
信號(hào)完整性低下的另一個(gè)原因是缺乏阻抗匹配,這會(huì)導(dǎo)致信號(hào)被過度反射回信號(hào)源,而不是向前傳輸。
耦合
當(dāng)兩個(gè)導(dǎo)體靠得很近時(shí),就會(huì)發(fā)生耦合。顯然,這會(huì)對(duì)信號(hào)傳播產(chǎn)生負(fù)面影響;因此,間距是 PCB layout 設(shè)計(jì)中一個(gè)非常重要的參數(shù)。
寄生電容
寄生電容是電路板上不良耦合的主要來(lái)源之一。雖然這種虛擬的無(wú)功器件無(wú)法完全消除,但可以將其影響降至最低。
諧波失真
諧波失真是信號(hào)完整性問題的常見來(lái)源。頻率偏移是影響發(fā)射機(jī)/接收機(jī)性能的因素之一。
共模噪聲
對(duì)于帶有電源和/或轉(zhuǎn)換電路的電路板,共模噪聲可能會(huì)造成問題。共模噪聲通常是由于終端之間存在雜散電容造成的。
表面漏電起痕
對(duì)于高電壓和/或高電流 PCBA,表面漏電起痕可能會(huì)造成問題,即通過不良絕緣層產(chǎn)生電流路徑。漏電起痕可能會(huì)造成危險(xiǎn),導(dǎo)致器件燒毀甚至起火。
上述所列的內(nèi)容并非詳盡無(wú)遺,但從中我們可以發(fā)現(xiàn),高頻 PCB 設(shè)計(jì)必須小心謹(jǐn)慎。
3
為高頻電路板設(shè)計(jì)
最佳的 PCB layout
回顧上文所列的注意事項(xiàng)可以得出結(jié)論,要?jiǎng)?chuàng)建最佳的高頻 PCB layout,就必須在設(shè)計(jì)過程的幾乎所有方面做出正確的決定。其中包括器件放置、間距和間隙、布線、堆疊、接地和材料選擇。為此,可以采用以下簡(jiǎn)單的三個(gè)步驟來(lái)實(shí)現(xiàn)這一目標(biāo)。
1
采用并遵循良好的高頻 PCB 設(shè)計(jì)指南
重要的是要制定設(shè)計(jì)計(jì)劃,該計(jì)劃應(yīng)包含經(jīng)過驗(yàn)證的設(shè)計(jì)原則,包括解決性能、運(yùn)行、可制造性和可靠性問題的具體措施,如下所示:
材料選擇
確保介電常數(shù)在高頻運(yùn)行下保持穩(wěn)定使用較薄的銅皮采用阻焊層,以盡量減少耗散因子
器件擺放
根據(jù)信號(hào)類型對(duì)器件進(jìn)行分組隔離天線等輻射源
間距和間隙
差分走線之間保持相等的間距遵循爬電和間隙標(biāo)準(zhǔn)
這些應(yīng)用中使用的布線
在不同層上對(duì)不同的信號(hào)類型進(jìn)行布線盡量縮短走線長(zhǎng)度盡量增加不同走線之間的間距
堆疊
如果可能的話,盡量采用對(duì)稱的堆疊
接地
針對(duì)不同類型的信號(hào)采用單獨(dú)的接地避免將接地層與信號(hào)分開
濾波
對(duì)于快速開關(guān)型電路板,良好的濾波對(duì)減少 EMI 至關(guān)重要
屏蔽
使用屏蔽保護(hù)高輻射器件
在設(shè)計(jì)時(shí)遵循上述指南和其他設(shè)計(jì)規(guī)則,有助于確保電路板實(shí)現(xiàn)性能和運(yùn)行目標(biāo)。不過,所有設(shè)計(jì)要求都應(yīng)在合同制造商的能力范圍內(nèi),以確?芍圃煨栽O(shè)計(jì)。
2
設(shè)置并管理約束條件
制定必要的設(shè)計(jì)規(guī)則和準(zhǔn)則時(shí)需要設(shè)置一個(gè)約束管理器,如下所示:
Allegro X PCB Designer 工具中的約束管理器
大多數(shù)優(yōu)秀的 PCB 設(shè)計(jì)軟件都提供類似上面的選項(xiàng),用于設(shè)置電氣、物理和制造方面的考慮事項(xiàng)。挑戰(zhàn)在于將它們整理好,確保最關(guān)鍵的事項(xiàng)得到優(yōu)先考慮。借助 Cadence Allegro X PCB Designer這樣的高級(jí)設(shè)計(jì)平臺(tái),只需選擇 High-speed Option 即可。
Allegro X PCB Designer 工具選項(xiàng)
3
驗(yàn)證設(shè)計(jì)
高速 PCB 設(shè)計(jì)的最后一步是驗(yàn)證設(shè)計(jì),確保糾正了所有違反設(shè)計(jì)規(guī)則的錯(cuò)誤,并且所有選擇都在合同制造商的 DFM(可制造性設(shè)計(jì))能力范圍內(nèi)。我們還建議利用仿真來(lái)測(cè)試電路板的電源分配網(wǎng)絡(luò)、熱曲線和信號(hào)流,Allegro X PCB Designer 即可提供該功能。
Allegro X PCB Designer 集成在 Allegro X Design Platform 中, Allegro X Design Platform 是一個(gè)強(qiáng)大且統(tǒng)一的系統(tǒng)設(shè)計(jì)解決方案,為協(xié)作式的團(tuán)隊(duì)工作環(huán)境提供支持,滿足前沿、現(xiàn)代的電子設(shè)計(jì)需求。無(wú)論是錯(cuò)綜復(fù)雜、技術(shù)要求嚴(yán)格的系統(tǒng),還是普通的電路要求,該平臺(tái)都可以輕松應(yīng)對(duì)。它提供了一個(gè)集成的生態(tài)系統(tǒng),包括原理圖設(shè)計(jì)、PCB layout 和設(shè)計(jì)同步分析(In-Design Analysis,IDA),由集中管理的可視化設(shè)計(jì)數(shù)據(jù)提供支持,有效避免了不必要的設(shè)計(jì)沖突和錯(cuò)誤。并具有各種廣泛的自動(dòng)化功能、無(wú)縫的 ECAD-MCAD 協(xié)作、實(shí)時(shí)仿真和分析、可制造性設(shè)計(jì)(DFM)檢查,以及高級(jí)布線、高密和射頻(RF)功能,確保設(shè)計(jì)團(tuán)隊(duì)交付合規(guī)、高性能、高可靠且可制造的多板系統(tǒng)。
如想了解更多,歡迎聯(lián)系我們!
▼您可能錯(cuò)過的精彩內(nèi)容▼RK3566 實(shí)例課程 I 第七期:Allegro X PCB Designer 元件封裝設(shè)計(jì)方法和關(guān)鍵操作技巧
1019線下活動(dòng) I 基于實(shí)例項(xiàng)目的高速互連仿真分析設(shè)計(jì)優(yōu)化
技術(shù)資訊 I 針對(duì) BGA 封裝的 PCB Layout 關(guān)鍵建議
2024年度網(wǎng)課 I “一站式” PCB 設(shè)計(jì)——基于 Allegro X Design Platform 24.1 最新版本
網(wǎng)絡(luò)研討會(huì) I orcad X 24.1中的新功能
耀創(chuàng)科技至今積累有20多年的EDA工程服務(wù)經(jīng)驗(yàn),已經(jīng)在中國(guó)為數(shù)百家客戶提供了EDA產(chǎn)品以及解決方案,極大地提高了這些客戶的電子設(shè)計(jì)水平和生產(chǎn)效率。耀創(chuàng)科技也是Cadence在中國(guó)合作時(shí)間最長(zhǎng)的代理商,公司在引進(jìn)國(guó)外先進(jìn)的EDA工具的同時(shí),我們針對(duì)中國(guó)市場(chǎng)的特殊性,與Cadence公司合作,在國(guó)內(nèi)最早提出了電子電氣協(xié)同設(shè)計(jì)與工程數(shù)據(jù)管理的概念并開發(fā)出具有自主知識(shí)產(chǎn)權(quán)的電子電氣協(xié)同設(shè)計(jì)及工程數(shù)據(jù)管理軟件CMS?EDM,成功地在眾多研究所及商業(yè)公司內(nèi)進(jìn)行實(shí)施,極大的改善了PCB/SIP產(chǎn)品的標(biāo)準(zhǔn)化設(shè)計(jì)流程,覆蓋從優(yōu)選元件選控、協(xié)同設(shè)計(jì)輸入、在線檢查分析、標(biāo)準(zhǔn)化文檔輸出及PLM/PDM系統(tǒng)集成,獲得了眾多用戶的贊許。與此同時(shí),根據(jù)中國(guó)客戶的實(shí)際情況,我們還提供除了軟件使用培訓(xùn)之外的項(xiàng)目設(shè)計(jì)咨詢服務(wù),以幫助客戶在完成實(shí)際課題的同時(shí),也能夠熟練掌握軟件的高級(jí)使用方法,這一舉措也取得了非常好的效果。我們一直秉承“與客戶共同成長(zhǎng)”的服務(wù)理念,希望在國(guó)內(nèi)EDA領(lǐng)域內(nèi)能為更多客戶提供支持與服務(wù)!
識(shí)別下方二維碼關(guān)注耀創(chuàng)科技公眾號(hào)
歡迎您的留言!
您可以通過微信后臺(tái)留言或發(fā)郵件至
sales@u-c.com.cn聯(lián)系我們,非常感謝您的關(guān)注以及寶貴意見。
點(diǎn)擊“閱讀原文”,觀看視頻。
↓↓↓期待您的分享、點(diǎn)贊、在看
|
|