TSMC | 高帶寬Chiplet互連的技術(shù)、挑戰(zhàn)與解決方案

逍遙設(shè)計(jì)自動(dòng)化

引言
/ ^) G( h" c' s" v# u人工智能(AI)和機(jī)器學(xué)習(xí)(ML)技術(shù)的需求正以驚人的速度增長，遠(yuǎn)超摩爾定律的預(yù)測。自2012年以來，AI計(jì)算需求以每年4.1倍的速度指數(shù)增長，為半導(dǎo)體制程縮放和集成帶來重大挑戰(zhàn)。為應(yīng)對(duì)這些需求，業(yè)界采用了基于Chiplet的設(shè)計(jì)方法，將較大系統(tǒng)分解為更小、更易于管理的組件，這些組件可以分別制造并通過先進(jìn)封裝技術(shù)進(jìn)行集成[1]。
) R3 z$ f& h  F

/ S& @# h# S# Q  f先進(jìn)封裝技術(shù)
先進(jìn)封裝技術(shù)可以大致分為2D、2.5D和3D方法。2.5D集成技術(shù)，包括晶圓級(jí)芯片堆疊(CoWoS)和集成扇出型封裝(InFO)，在高性能計(jì)算應(yīng)用中獲得了顯著發(fā)展。

  l7 l" g/ h, P; P2 H4 j0 B圖1：臺(tái)積電3D Fabric技術(shù)組合，展示了包括CoWoS、SoIC和InFO平臺(tái)在內(nèi)的各種封裝選項(xiàng)，滿足不同集成需求。
) ]8 P2 j! U) @7 F. k
( T* x9 }) e& s3 I3 |CoWoS技術(shù)提供三種主要變體：
8 F3 @' Z- u7 Z% n+ z1. CoWoS-S：采用硅中介層實(shí)現(xiàn)密集金屬布線
% U% ]6 ?, J4 ]" T% y; ?2 T2. CoWoS-R：在有機(jī)中介層中使用重布線層
3. CoWoS-L：結(jié)合-R和-S兩種方案的優(yōu)勢
# b! F; @9 q* e4 f% G/ [
InFO平臺(tái)已從移動(dòng)應(yīng)用發(fā)展到高性能計(jì)算，提供多種選項(xiàng)，包括局部硅橋接和嵌入式去耦電容，以實(shí)現(xiàn)更好的供電性能。
6 R$ a% r; C5 B3 g. p! T
7 y7 w2 D/ X$ _1 u. i( u; i1 }4 g芯片間互連應(yīng)用
芯片封裝的演進(jìn)帶來了各種凸點(diǎn)間距縮放選項(xiàng)，從傳統(tǒng)MCM封裝(110-130μm間距)到先進(jìn)的2.5D封裝(40μm間距)和3D集成(9μm或更小間距)。

圖2：凸點(diǎn)間距縮放視角，展示了從MCM到先進(jìn)封裝技術(shù)的演進(jìn)，隨著間距減小帶寬密度不斷提高。
& @% y, Y1 ]) a$ a- D2 E
現(xiàn)代Chiplet系統(tǒng)中使用不同的互連技術(shù)服務(wù)于不同目的：
2 _2 v# Y% {, e8 X+ ?3 J

計(jì)算到計(jì)算及IO連接使用UCIe PHY

計(jì)算到內(nèi)存連接使用HBM PHY

計(jì)算到SRAM連接通過3D堆疊實(shí)現(xiàn)

IO chiplet到外部IO使用XSR-SerDes
- c6 u" \0 J' i6 O: m7 b2 o

圖3：芯片間互連應(yīng)用，展示了計(jì)算芯片、內(nèi)存和IO組件之間的不同類型連接。
0 Y& i. e: Q$ a! [1 y; N* {1 h9 D) E
設(shè)計(jì)考慮和挑戰(zhàn)
. _. V" A% i# p+ A" v通道優(yōu)化在實(shí)現(xiàn)最佳信號(hào)完整性和可布線性方面發(fā)揮關(guān)鍵作用。設(shè)計(jì)人員必須平衡各種因素，包括介電層厚度、金屬間距、層厚度和過孔封裝規(guī)則。
' G1 _$ Y8 i! _: f; P
圖4：通道可布線性和信號(hào)完整性優(yōu)化，展示了中介層子部分設(shè)計(jì)和相應(yīng)的信號(hào)完整性測量。

! r' h' @2 w# c$ E) m3 N6 G& O% b供電代表另一個(gè)關(guān)鍵挑戰(zhàn)，尤其是在電流密度不斷增加的情況下�，F(xiàn)代解決方案包含多級(jí)去耦電容：

3 m6 [& Z( F, D圖5：供電網(wǎng)絡(luò)的去耦電容策略，展示了不同類型電容及其在系統(tǒng)中的布置。
& |; D- e6 j: h, E; q
未來趨勢和發(fā)展
業(yè)界持續(xù)追求更高的帶寬密度和能源效率。技術(shù)制程縮放在實(shí)現(xiàn)這些改進(jìn)方面發(fā)揮核心作用。

' v$ L& x2 L' C4 n7 h5 V- f圖6：技術(shù)和帶寬縮放趨勢，展示了數(shù)據(jù)速率、凸點(diǎn)間距和制程節(jié)點(diǎn)之間的關(guān)系。
% I4 S% G) x/ g  r. X; |
對(duì)于更大規(guī)模集成，晶圓級(jí)封裝變得越來越重要。這種方法允許超越傳統(tǒng)光罩尺寸限制的集成。
8 X1 P" G6 b) q, q0 W
' A5 L: `- `' i1 l* U$ s$ g圖7：晶圓級(jí)系統(tǒng)擴(kuò)展示意圖，展示了多個(gè)Chiplet和HBM內(nèi)存在晶圓級(jí)系統(tǒng)中的集成。

! B4 Q0 l1 X2 T1 ]$ o6 S) [結(jié)論
高帶寬Chiplet互連是下一代計(jì)算系統(tǒng)的核心技術(shù)。通過仔細(xì)考慮封裝技術(shù)、互連架構(gòu)和設(shè)計(jì)優(yōu)化，這些系統(tǒng)能夠?yàn)橐�求�?yán)格的AI和ML應(yīng)用提供所需的性能。隨著行業(yè)不斷發(fā)展，供電、散熱和系統(tǒng)集成方面的新挑戰(zhàn)將推動(dòng)該領(lǐng)域的進(jìn)一步創(chuàng)新。

' Q! A5 s) W( k) ]0 X% o" _參考文獻(xiàn)
' o4 ]7 l6 c, S[1] S. Li, M. Lin, W. Chen and C. Tsai, "High-bandwidth Chiplet Interconnects for Advanced Packaging Technologies in AI/ML Applications: Challenges and Solutions," IEEE Open Journal of the Solid-State Circuits Society, 2024, doi: 10.1109/OJSSCS.2024.3506694
$ r' P8 F* L8 h
" ^, a  C- i( B( m& g% {END
8 c- J2 u8 z$ `& N) w5 W, T

! l& O  _3 F* f% b( ?  K/ z( U1 Q( N軟件申請(qǐng)我們歡迎化合物/硅基光電子芯片的研究人員和工程師申請(qǐng)?bào)w驗(yàn)免費(fèi)版PIC Studio軟件。無論是研究還是商業(yè)應(yīng)用，PIC Studio都可提升您的工作效能。
點(diǎn)擊左下角"閱讀原文"馬上申請(qǐng)
  H0 {, J6 r- ~$ H: S6 \- f) \" ~" ?
歡迎轉(zhuǎn)載
# M1 I; K/ w7 S: i/ Z
5 D( i8 d2 F; O) I/ L* O( o1 G轉(zhuǎn)載請(qǐng)注明出處，請(qǐng)勿修改內(nèi)容和刪除作者信息！


/ v& ~$ e" o8 d& N2 q
3 r! C6 f+ n! L" \8 s" W. a2 o( K
* K% y" G/ P6 I( {# |% Z
關(guān)注我們
2 Z' i+ q$ Y5 S% P, i

/ L, e) @: h% r8 O& N 1 a, G5 l( X. V

8 {1 m/ Y6 k: q3 J4 b+ t4 @/ e4 S

+ I* {3 W$ h/ J7 J% W6 e( v7 y * |/ f$ w7 ]2 b

                     
: h# b. J' [" G, s8 n$ e2 o3 n+ G
( l9 G3 k; t. ^1 {( p! ?1 i3 C

關(guān)于我們：
( a/ t# @( C) y! Q7 Z/ Y" y深圳逍遙科技有限公司（Latitude Design Automation Inc.）是一家專注于半導(dǎo)體芯片設(shè)計(jì)自動(dòng)化（EDA）的高科技軟件公司。我們自主開發(fā)特色工藝芯片設(shè)計(jì)和仿真軟件，提供成熟的設(shè)計(jì)解決方案如PIC Studio、MEMS Studio和Meta Studio，分別針對(duì)光電芯片、微機(jī)電系統(tǒng)、超透鏡的設(shè)計(jì)與仿真。我們提供特色工藝的半導(dǎo)體芯片集成電路版圖、IP和PDK工程服務(wù)，廣泛服務(wù)于光通訊、光計(jì)算、光量子通信和微納光子器件領(lǐng)域的頭部客戶。逍遙科技與國內(nèi)外晶圓代工廠及硅光/MEMS中試線合作，推動(dòng)特色工藝半導(dǎo)體產(chǎn)業(yè)鏈發(fā)展，致力于為客戶提供前沿技術(shù)與服務(wù)。
) z3 e2 O9 ?3 Z5 a" Z8 [4 H: H
http://www.latitudeda.com/
1 }5 F) t4 d; E$ |（點(diǎn)擊上方名片關(guān)注我們，發(fā)現(xiàn)更多精彩內(nèi)容）