電子產(chǎn)業(yè)一站式賦能平臺(tái)

PCB聯(lián)盟網(wǎng)

搜索
查看: 44|回復(fù): 6
收起左側(cè)

[作業(yè)已審核] 王楊——_常用存儲(chǔ)器設(shè)計(jì)兩片DDR(T點(diǎn))的PCB作業(yè)

[復(fù)制鏈接]

21

主題

55

帖子

557

積分

二級(jí)會(huì)員

Rank: 2

積分
557
跳轉(zhuǎn)到指定樓層
樓主
發(fā)表于 2024-12-6 09:35:17 | 只看該作者 |只看大圖 回帖獎(jiǎng)勵(lì) |倒序?yàn)g覽 |閱讀模式
DDR布線要求:①特性阻抗:單端50歐,差分100歐②數(shù)據(jù)線每組盡量走在同一層(D0~D7,LDM,LDQS),(D8~D15,UDM,UDQS )*信號(hào)線的間距滿足3W原則,數(shù)據(jù)線、地址(控制)線、時(shí)鐘線之間的距離保持20mil以上或至少3W④空間允許的情況下,應(yīng)該在它們走線之間加一根地線進(jìn)行隔離。地線寬度推薦為15-30mil*VREF電源走線先經(jīng)過(guò)電容再進(jìn)入管腳,Vref電源走線線寬推薦不小于20mil,與同層其他信號(hào)線間距最好20mil以上。⑥所有信號(hào)線都不得跨分割,且有完整的參考平面,換層時(shí),如果改變了參考層,要注意考慮增加回流地過(guò)孔或退藕電容。⑦兩片以上的DDR布線拓?fù)浣Y(jié)構(gòu)優(yōu)選遠(yuǎn)端分支,T點(diǎn)的過(guò)孔打在兩片DDR中間;*菊花鏈需得到仿真驗(yàn)證或芯片layout Guide要求。*所有DDR信號(hào)距離相應(yīng)參考平面邊沿至少30-40mil。任何非DDR部分的信號(hào)不得以DDR電源為參考。
作業(yè):http://justinreifeis.com/forum.php?mod=attachment&aid=MTkyNzIzfGZhMjE0ZmJiMzkxNGU0ZGRlYjk5YTdiOTE1Mzc0NzY2fDE3MzQ4NTIyNjI%3D&request=yes&_f=.brd

沙發(fā)
發(fā)表于 2024-12-6 14:04:43 | 只看該作者
漏連接以及間距報(bào)錯(cuò)

截圖202412061403555866.png (19.54 KB, 下載次數(shù): 0)

截圖202412061403555866.png

截圖202412061404151139.png (17.64 KB, 下載次數(shù): 0)

截圖202412061404151139.png

截圖202412061404297288.png (21.09 KB, 下載次數(shù): 0)

截圖202412061404297288.png
板凳
發(fā)表于 2024-12-6 14:09:18 | 只看該作者
間距不一樣以及過(guò)孔出線方式

截圖202412061408494609.png (22.73 KB, 下載次數(shù): 0)

截圖202412061408494609.png
地板
發(fā)表于 2024-12-6 14:11:25 | 只看該作者
表層差分不能這樣走線

截圖202412061411134466.png (10.08 KB, 下載次數(shù): 0)

截圖202412061411134466.png
5#
發(fā)表于 2024-12-6 14:12:08 | 只看該作者
修平整

截圖202412061411561373.png (11.93 KB, 下載次數(shù): 0)

截圖202412061411561373.png
6#
發(fā)表于 2024-12-6 14:15:22 | 只看該作者
BGA電源管腳走線和焊盤一樣寬

截圖202412061414503292.png (15.79 KB, 下載次數(shù): 0)

截圖202412061414503292.png
7#
發(fā)表于 2024-12-6 14:18:24 | 只看該作者
銅皮更新一下

截圖202412061418098345.png (16.26 KB, 下載次數(shù): 0)

截圖202412061418098345.png

發(fā)表回復(fù)

本版積分規(guī)則


聯(lián)系客服 關(guān)注微信 下載APP 返回頂部 返回列表