電子產(chǎn)業(yè)一站式賦能平臺

PCB聯(lián)盟網(wǎng)

搜索
查看: 1248|回復(fù): 0
收起左側(cè)

基于Vivado的程序下載

[復(fù)制鏈接]

678

主題

902

帖子

8293

積分

高級會員

Rank: 5Rank: 5

積分
8293
跳轉(zhuǎn)到指定樓層
樓主
發(fā)表于 2020-6-30 11:18:50 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
Vivado下bit文件下載步驟
, I& d1 z2 ~6 l5 i: e1 r
將電源、下載器與板卡連接,打開Vivado工程,參考《基于TcL腳本生成Vivado工程及編譯》文檔編譯工程,生成對應(yīng)的bit文件。
打開板卡電源開關(guān),找到右下角的”O(jiān)pen Hardware Manager”展開,右擊”O(jiān)pen Target”彈出一個小窗口,右擊”Auto Connect”選項。

. h  \( I4 x6 e, U1 }
! V8 K' \/ r5 |+ ~3 O+ Z& `
等待Vivado識別對應(yīng)的板卡。
$ p  K; h0 A* }! D
右擊xc7z020_1彈出一個窗口,再點擊”Program Device…”。
5 k2 P3 V7 Q. D+ E
在彈出窗口”Bitstream file”欄選擇編譯生成的bit文件(工程編譯完成后自動選擇對應(yīng)的bit文件),右擊Program開始燒寫bit文件。
/ K7 _6 f& o- w1 q
等待燒寫完成。

  d- t# s' q5 C2 o- Z0 A' e8 f
使能PS-PL Voltage Level Shifter寄存器! L& a' a# {" C5 g
若例程中使用PS端FCLK作為PL端系統(tǒng)時鐘信號,PS端與PL端在上電過后需要通過使能PS-PL電壓電平轉(zhuǎn)換寄存器,才能使用FCLK。Xilinx官方文檔ug585中”2.4 PS–PL Voltage Level Shifter Enables”章節(jié)有詳細(xì)說明。修改方法參考以下步驟操作。

9 H7 J- \7 b5 h
Linux系統(tǒng)通過串口調(diào)試終端修改3 b! L5 M) L  x, y
開發(fā)板上電,SD啟動后,先加載bit文件配置好PL端,然后在PS串口調(diào)試終端輸入下面命令使能PS-PL電壓電平轉(zhuǎn)換寄存器。
Target# devmem 0xf8000900 w 0xf
( c& m5 b5 b) t) ?% R
Xilinx SDK通過下載器修改
) e/ l/ ?+ ]: Z2 X6 i9 U
打開Xilinx SDK,點擊”Run->Run Configuration”,在配置界面勾選”Run ps7_post_config”,確認(rèn)需要加載的bit文件,然后點Run。
; D& V# ]# y5 e% K$ i, P+ e
也可以在debug后,通過Memory窗口修改0xf8000900寄存器的值為0xF,使能PS-PL電壓電平轉(zhuǎn)換寄存器。

4 f' I+ K4 I* E) O
嵌入式DSP、ARM、FPGA多核技術(shù)開發(fā),學(xué)習(xí)資料下載:http://site.tronlong.com/pfdownload
回復(fù)

使用道具 舉報

發(fā)表回復(fù)

您需要登錄后才可以回帖 登錄 | 立即注冊

本版積分規(guī)則


聯(lián)系客服 關(guān)注微信 下載APP 返回頂部 返回列表