|
1.原理圖常見錯(cuò)誤: ( ]0 S1 e: z8 V8 S7 v5 @+ _
(1)ERC報(bào)告管腳沒(méi)有接入信號(hào): 0 C) f+ a6 B- r1 _& @; W s
a. 創(chuàng)建封裝時(shí)給管腳定義了I/O屬性; . z- H- @- M; v+ j1 X
b.創(chuàng)建元件或放置元件時(shí)修改了不一致的grid屬性,管腳與線沒(méi)有連上;
, y$ N3 E! {* Q* V3 ~c. 創(chuàng)建元件時(shí)pin方向反向,必須非pin name端連線.
4 z3 V/ W/ p4 \( l7 a4 C(2)元件跑到圖紙界外:沒(méi)有在元件庫(kù)圖表紙中心創(chuàng)建元件.
( R6 Y% ~8 Z6 J" E(3)創(chuàng)建的工程文件網(wǎng)絡(luò)表只能部分調(diào)入pcb:生成netlist時(shí)沒(méi)有選擇為global.
' |9 O( P6 M& j/ ^# t(4)當(dāng)使用自己創(chuàng)建的多部分組成的元件時(shí),千萬(wàn)不要使用annotate.
8 S) _3 w4 a0 ^+ ?" m% g1 E2.PCB中常見錯(cuò)誤: % H% ^' _. K# Y% {% i- {
(1)網(wǎng)絡(luò)載入時(shí)報(bào)告NODE沒(méi)有找到:
$ k6 p3 N0 m8 t+ ^. f+ |! Ka. 原理圖中的元件使用了pcb庫(kù)中沒(méi)有的封裝;
* S9 i# }( L0 g& Eb. 原理圖中的元件使用了pcb庫(kù)中名稱不一致的封裝;
: J2 W2 q$ h2 K5 p+ G) f$ z7 Mc. 原理圖中的元件使用了pcb庫(kù)中pin number不一致的封裝.如三極管:sch中pin ( t* a) M8 j4 u, b+ q- W" |# y
number 為e,b,c, 而pcb中為1,2,3.
3 ~2 B, ~; w# _! b8 s* z(2)打印時(shí)總是不能打印到一頁(yè)紙上:
$ s+ u; n- V: Da. 創(chuàng)建pcb庫(kù)時(shí)沒(méi)有在原點(diǎn);
% ?9 M1 A+ `6 k- m; qb. 多次移動(dòng)和旋轉(zhuǎn)了元件,pcb板界外有隱藏的字符.選擇顯示所有隱藏的字符, 縮小
. f0 |. W' a0 g# m( wpcb, 然后移動(dòng)字符到邊界內(nèi). * }. l7 U9 U5 R f
(3)DRC報(bào)告網(wǎng)絡(luò)被分成幾個(gè)部分: ' P! n6 T; k$ I, ?# F h) Z7 l
表示這個(gè)網(wǎng)絡(luò)沒(méi)有連通,看報(bào)告文件,使用選擇CONNECTED COPPER查找. # Q2 V( W: t* e# s
另外提醒朋友盡量使用WIN2000, 減少藍(lán)屏的機(jī)會(huì);多幾次導(dǎo)出文件,做成新的DDB文件, 8 o! }# h8 X- f
減少文件尺寸和PROTEL僵死的機(jī)會(huì).如果作較復(fù)雜得設(shè)計(jì),盡量不要使用自動(dòng)布線.% [" m5 q3 z; W
' [3 B1 K' w$ }0 q9 y
在pcb設(shè)計(jì)中,布線是完成產(chǎn)品設(shè)計(jì)的重要步驟,可以說(shuō)前面的準(zhǔn)備工作都是為它而做的,
" w6 C N3 s7 f& h, x, P在整個(gè)PCB中,以布線的設(shè)計(jì)過(guò)程限定最高,技巧最細(xì)、工作量最大.PCB布線有單面布
' N5 B3 y! @6 G' F2 }3 f x線、 雙面布線及多層布線.布線的方式也有兩種:自動(dòng)布線及交互式布線,在自動(dòng)布線之
, s F4 j4 V h" s前, 可以用交互式預(yù)先對(duì)要求比較嚴(yán)格的線進(jìn)行布線,輸入端與輸出端的邊線應(yīng)避免相鄰
" n- a/ P9 E1 ]1 y6 R平行, 以免產(chǎn)生反射干擾.必要時(shí)應(yīng)加地線隔離,兩相鄰層的布線要互相垂直,平行容易
) a2 |% ~! Q& C6 x$ s產(chǎn)生寄生耦合.
2 `4 N t0 q* B+ Z" O9 G% a8 X# \" w& F
自動(dòng)布線的布通率,依賴于良好的布局,布線規(guī)則可以預(yù)先設(shè)定, 包括走線的彎曲次數(shù)、
4 A8 R0 b0 h2 R% i) e* e導(dǎo)通孔的數(shù)目、步進(jìn)的數(shù)目等.一般先進(jìn)行探索式布經(jīng)線,快速地把短線連通, 然后進(jìn)行 4 Y R# i0 m* B4 Y! b5 y# y/ m
迷宮式布線,先把要布的連線進(jìn)行全局的布線路徑優(yōu)化,它可以根據(jù)需要斷開已布的線. $ W: F. q% J* N. \7 d: e {, i
并試著重新再布線,以改進(jìn)總體效果.! Y. R3 D' K9 b/ p5 Y7 M& a, ]
7 t( F5 D* t; A/ Z" i- H, W對(duì)目前高密度的PCB設(shè)計(jì)已感覺到貫通孔不太適應(yīng)了, 它浪費(fèi)了許多寶貴的布線通道,為解 0 j" X7 L6 i( d9 h$ q ]) m
決這一矛盾,出現(xiàn)了盲孔和埋孔技術(shù),它不僅完成了導(dǎo)通孔的作用, 還省出許多布線通道
& x& J- L/ I; n1 ]使布線過(guò)程完成得更加方便,更加流暢,更為完善,PCB 板的設(shè)計(jì)過(guò)程是一個(gè)復(fù)雜而又簡(jiǎn)單 ! E: ~: l8 Y% _* i- E" D
的過(guò)程,要想很好地掌握它,還需廣大電子工程設(shè)計(jì)人員去自已體會(huì), 才能得到其中的真 - w% W$ B, {1 p8 S
諦.
' ^: H l; V' {/ O" x$ a, O7 ]詳情可見www.sz-jlc.com/s 8 C# m9 ^4 ?' q( s. t
- J) ^" R) V: `% n4 A v
5 ^5 t: S: ]2 I8 F |
|