交流耦合電容和過孔加工偏差對112Gbps信號通道的影響

edadoc

作者 | 黃剛（一博科技高速先生團隊隊員）
3 Z* A* p0 X0 ]$ ]5 b' p6 S
% ~: c7 S9 S; ?8 n$ S8 O# C隨著高速先生接觸的PCB工程師越來越多，我們會發(fā)現(xiàn)這樣一個問題，很多PCB工程師只關(guān)注它們的設計，認為只要設計能實現(xiàn)就不會有問題，卻很少去想想設計與加工的偏差，那么設計和加工的偏差到底會對高速信號帶來多大的影響呢？
& H% _8 \. z5 D* S
& G$ n  u: {4 Y$ I2 W1 u" L: e$ s. @; X我們高速先生對這方面也一直有去追蹤研究，之前也零零散散的發(fā)過不少文章去分析設計與加工的偏差對高速信號帶來的影響。這不，本年的DesignCON文章也找到了一篇關(guān)于這方面的研究，讓我們一起來看看哈。
; Z. s7 l8 k# f+ U+ M4 Y+ t
; j# O8 K, g. p2 ]* m% T文章的題目專門強調(diào)了在112Gbps的前提下的研究，明顯是為了跟上目前高速發(fā)展的潮流而寫的。而hidden“隱藏”這個詞則恰好表現(xiàn)出容易被pcb設計工程師所忽略的問題，也就是本文要講的設計與加工的差異帶來的影響，而且本文還給出了不少仿真的案例來量化這種影響。

/ u9 k; m2 X* D1 M# x! d首先肯定要來一個開場白，表明112Gbps已經(jīng)是非常非常高的帶寬了，影響的頻率甚至去到了80GHz那么高。
4 ~9 U0 d* p$ D4 V* m" T3 l8 s- r

然后列出了本文要研究的主要內(nèi)容，包括了展示一些加工的測試數(shù)據(jù)，然后重點講了高速信號常見的兩個阻抗不連續(xù)點的設計與加工偏差，也就是交流耦合電容和過孔。
) z( M5 Q! I3 u

5 b& ?% Y# B" C; i7 U. t在第一部分加工的測試數(shù)據(jù)方面，本文也給出了不少的數(shù)據(jù)，包括了微帶線的切片圖如下：
. Y3 A/ z0 N- ]7 N: x

還有就是測試探針pad的X光圖，充分說明了pad與過孔之間，過孔與過孔之間的加工偏差。

$ w/ _) P9 f) ~9 [3 {% g

還有就是普通過孔和pad之間的偏移以及背鉆留下的stub的長度。

5 m8 ~8 E! u& C; ]

展示完一些“赤裸裸”的數(shù)據(jù)后，文章進入到量化的階段，用仿真的數(shù)據(jù)給大家講解了到底這種偏差會對高速信號帶來多大的影響。

本文首先分析的是交流耦合電容的仿真結(jié)果。
( @$ H1 Y5 A/ g/ H
如下圖，如果加工帶來下面參考層有5mil的偏移的話。會有什么問題呢？

5 {2 [# J" O4 w3 [( G從仿真結(jié)果可以看到，對該部分的阻抗影響超過了20歐姆，影響非常非常的巨大。

接著本文又展示了另外一個影響高速信號的因素，那就是過孔。高速先生對過孔的研究可以說是非常非常的多，也包括了本文下面的仿真，高速先生也曾經(jīng)嘗試過。可以看到，過孔如果存在加工的偏移，例如過孔本身的偏移，pad的偏移，反焊盤的偏移，都會對過孔的阻抗帶來不小的影響。
' I8 o, L2 [# u+ l& a  P( P; L

例如下面的例子，從仿真就可以告訴大家，如果過孔的鉆孔位置偏移哪怕只是1到2mil ，都會對阻抗帶來很大比例的差異。
' r' O8 l/ ~$ K' K6 [+ W4 L

2 b: s; d- ^* v- i% U( n

高速先生在B站更新原創(chuàng)短視頻了，學習更多高速PCB設計、仿真實操及案例，就趕快關(guān)注起來吧。昵稱：一博高速先生

$ N0 _2 t& T" ^) `1 @# r0 e( a* C+ f9 S