|
Cadence allegro 16.6 3D pcb設(shè)計圖文教程，千呼萬喚，Allegro終于也可以做3D設(shè)計了，雖然比較簡單，但是總之還不錯近年以來Cadence公司在不斷的加強 PCB Editor三維的顯示能力，可以幫助PCB工程師更直觀進行PCB設(shè)計。 一、 準備工作 1、 軟件版本要求 本操作是針對Allegro 16.62 (SHF2)及以上版本軟件。 2、 3D模型來源 可預先到專業(yè)的3d Step 模型下載網(wǎng)站上下載相應(yīng)的3d模型。 如：http://www.3dcontentcentral.cn/。搜索你想要的器件3D模型，此處還是以0603為例。
# x2 m' B. {) T$ v選擇需要的模型下載，下載格式選擇.step格式的9 \% `9 {4 R+ p1 N* A1 g# t1 C
7 v- Z- G/ L* W" e# g
二、 設(shè)置及顯示 1、 首先要對使用環(huán)境進行設(shè)置 1） env文件設(shè)置。路徑在：Cadence\SPB_16.6\share\pcb\text\env，打開，查看是否有設(shè)置set step_unsupported_prototype 1，如果沒有，就在文件中加上。 2） Step模型路徑設(shè)置。如下圖示： 5 t/ \' ^, Q$ V
1、 設(shè)置PCB中的元器件與3D模型匹配 1）進入匹配界面。如下圖示：
- `8 }+ ?3 D. G% E+ k6 M
1 q$ O; h! ^. x1）匹配設(shè)置。" K' [' G0 u7 y" L; u* R
) q) y6 p9 \5 p! @
分別在上圖示位置選擇需要顯示3d效果的器件進行匹配，對各參數(shù)進行設(shè)置以達到理想效果。設(shè)置好后 點擊Save進行保存。然后可點擊Report進行查看匹配結(jié)果。如下圖示： 8 ?3 ?, @ R' t4 P: `6 V) @# E4 ~
1、顯示設(shè)置。 1）顯示之前必須把相應(yīng)的層打開。 PACKAGE GEOMETRY/PLACE_BOUND_TOP PACKAGE GEOMETRY/PLACE_BOUND_BOTTOM MANUFACTURING/STEP3D_ASSEMBLY_ENCLOSURE 2）設(shè)置3d顯示查看效果。 3 _$ n3 C3 }; q. @' |
3 G3 \8 A3 K$ O4 P
; y" [- R+ I) W6 ^: q/ k教程下載地址：
1 n+ Z; S3 J2 ~/ W7 P* R* n7 H" d( ^2 Z& w8 u: a
! Z( v* j% y& z& Y
8 @0 E( W o- }+ H3 E | 
電子產(chǎn)業(yè)一站式賦能平臺
[復制鏈接]
/1 
窺視卡
置頂卡
變色卡
