總線的布線的疑問

凡億科技

    有很多設(shè)計喜歡一組總線走線并在一起，但是總線組內(nèi)間距又很小，有時候明明有空間可以拉開組內(nèi)間距，而設(shè)計中又沒有拉開。
2 z" l* \1 S2 W% O8 u; I3 F     這個問題個人的理解是這樣的：在設(shè)計中為了保證總線的走線路徑、參考面、線長等原因要盡量走在一起，關(guān)于間距如果空間比較有限，按照默認(rèn)規(guī)則走也沒有問題，不過在有空間的情況下還是拉大間距，可以減少串?dāng)_。
    希望大神們一起討論討論�。�！

cesc

    總線之間的線間距靠的太近不是好事，因為會有電場耦合，所以還是要盡量滿足3W規(guī)則的，有時候和坑還是因為從芯片引腳出來的時候線間距就不夠，所以才這么走的吧

Pcbbar

值得學(xué)習(xí)

小黑

看看大神的回復(fù)

cesc

一起討論討論！！

370643360

總線最好滿足3W原則，在者，他也是干擾源，所以最好在全部總線旁邊加地加過孔，避免成為干擾源，EMI也好過點(diǎn)

亞洲哥

不知道還有沒有其他好的東西 感謝分享