|
引言隨著摩爾定律接近極限,半導(dǎo)體行業(yè)正在探索新方法來(lái)持續(xù)提高集成線路的性能、功率效率和成本效益。Chiplet異構(gòu)集成將傳統(tǒng)的片上系統(tǒng)(SoC)設(shè)計(jì)重新設(shè)計(jì)為更小的功能塊,稱(chēng)為Chiplet。本文將探討Chiplet異構(gòu)集成的概念、優(yōu)勢(shì)、挑戰(zhàn)以及各種實(shí)現(xiàn)技術(shù)。
+ ~, X% Z( T. H7 t& Q什么是Chiplet?Chiplet是功能性集成線路塊,通常由可重用的IP(知識(shí)產(chǎn)權(quán))塊組成。與將所有功能集成到單個(gè)整體芯片的傳統(tǒng)SoC不同,基于Chiplet的設(shè)計(jì)將這些功能分割成獨(dú)立的較小芯片,可以使用不同的工藝制造,然后使用先進(jìn)的封裝技術(shù)集成。# b! y- ]( ~% B! p& _3 b% _
/ X# H" X( f: v7 n c$ R5 y
whuk2xh0c2t640874603.png (236.5 KB, 下載次數(shù): 1)
下載附件
保存到相冊(cè)
whuk2xh0c2t640874603.png
2024-9-3 13:20 上傳
, L$ a9 J% T4 N$ \圖1:兩種Chiplet異構(gòu)集成方法:(a)芯片分割和集成,(b)芯片分區(qū)和集成。
5 x V7 Z8 y" jChiplet異構(gòu)集成的優(yōu)勢(shì)1. 良率提升:較小的芯片具有更高的良率,從而降低制造成本。圖2說(shuō)明了這一概念:
) s, ]. B: u" I) m2 a# ]
024qjkunadm640874703.png (281.95 KB, 下載次數(shù): 0)
下載附件
保存到相冊(cè)
024qjkunadm640874703.png
2024-9-3 13:20 上傳
3 e( r3 X0 x- x$ T; A! e- g
圖2:整體設(shè)計(jì)和各種Chiplet設(shè)計(jì)的良率與芯片尺寸的關(guān)系。8 L: `( N' s; B9 ^# k' l
2. 上市時(shí)間:芯片分區(qū)可以加快開(kāi)發(fā)速度。* y q T' U' J
3. 成本降低:AMD證明,使用Chiplet進(jìn)行CPU核心設(shè)計(jì)可以將32核CPU的硅設(shè)計(jì)和制造成本降低最多40%。+ i- R/ }9 d- K$ G' c T* ]
4. 散熱優(yōu)勢(shì):將芯片分散在封裝中可以改善熱管理。% T, k: ?8 p# b# N0 H+ N
Chiplet異構(gòu)集成的挑戰(zhàn)接口和復(fù)制邏輯需要額外面積更高的封裝成本增加的復(fù)雜性和設(shè)計(jì)工作需要適合Chiplet設(shè)計(jì)的新方法[/ol]
9 X, r- Z9 n" M; d k. m( m用于Chiplet集成的先進(jìn)封裝技術(shù)為支持Chiplet異構(gòu)集成,出現(xiàn)了幾種先進(jìn)的封裝技術(shù):1. 有機(jī)基板上的2D Chiplet集成:這種方法將Chiplet并排放置在有機(jī)基板上。AMD的EPYC處理器使用了這種技術(shù)。6 x: o/ I9 |9 @
gtwv4lbdta5640874803.png (183.96 KB, 下載次數(shù): 1)
下載附件
保存到相冊(cè)
gtwv4lbdta5640874803.png
2024-9-3 13:20 上傳
: M9 T5 ?, e3 V
圖3:AMD第二代EPYC在有機(jī)基板上的2D Chiplet異構(gòu)集成。
3 Q% m3 N" b' j0 l7 Y! ~. [2. 有機(jī)基板上的2.1D Chiplet集成:這種方法在有機(jī)基板上添加薄膜層,以提高互連密度。新光電氣的i-THOP(集成薄膜高密度有機(jī)封裝)是這種技術(shù)的一個(gè)例子。
& T5 T7 P/ S X$ o+ z
4cace2vb2hh640874903.png (272.63 KB, 下載次數(shù): 1)
下載附件
保存到相冊(cè)
4cace2vb2hh640874903.png
2024-9-3 13:20 上傳
1 |) S1 r0 c2 f# G
圖4:新光電氣在有機(jī)基板上的2.1D Chiplet異構(gòu)集成。
' m% j# K. {* w+ u硅中介層上的2.5D Chiplet集成這種技術(shù)使用帶有硅通孔(TSV)的無(wú)源硅中介層來(lái)連接Chiplet。臺(tái)積電的晶圓級(jí)封裝(CoWoS)是一個(gè)突出的例子。0 o) {3 x3 l# C
vexvakd5eth640875004.png (228.07 KB, 下載次數(shù): 1)
下載附件
保存到相冊(cè)
vexvakd5eth640875004.png
2024-9-3 13:20 上傳
1 |9 @9 e5 w7 N5 b! {' L
圖5:在無(wú)源TSV中介層上的2.5D(CoWoS-2) Chiplet異構(gòu)集成。
1 A7 n% c$ B+ A, s5 q9 s, V3D Chiplet集成這種方法使用帶有TSV的有源中介層垂直堆疊Chiplet。英特爾的Foveros技術(shù)是這種技術(shù)的主要代表。: B. e2 E' n4 [& u% T
1jwgl0j5g5r640875104.png (546.68 KB, 下載次數(shù): 1)
下載附件
保存到相冊(cè)
1jwgl0j5g5r640875104.png
2024-9-3 13:20 上傳
8 Q ?! ^% U7 X' I1 V
圖6:英特爾的3D Chiplet異構(gòu)集成(Foveros)。% p( w2 U: Y9 ]* }1 O- I
帶硅橋的Chiplet集成這種方法在有機(jī)基板中嵌入硅橋來(lái)連接Chiplet。英特爾的EMIB(嵌入式多芯片互連橋)使用了這種方法。9 |/ ~2 Y1 s0 {; K
ltkj3xzsf5x640875204.png (391.76 KB, 下載次數(shù): 0)
下載附件
保存到相冊(cè)
ltkj3xzsf5x640875204.png
2024-9-3 13:20 上傳
% m3 I) \% r% Y! Y+ P' ]5 p a/ U$ t
圖7:英特爾在帶硅橋的有機(jī)基板上的Chiplet異構(gòu)集成(Agilex FPGA)。. n d( c8 i2 c
封裝疊加(PoP) Chiplet集成這種技術(shù)垂直疊加封裝,通常結(jié)合邏輯和存儲(chǔ)Chiplet。蘋(píng)果的A系列處理器使用這種方法,結(jié)合臺(tái)積電的InFO(集成扇出)技術(shù)。
3 g' Z, S0 E) A; A: D" d! L8 _8 m5 G: T
vfigro55f42640875304.png (380.36 KB, 下載次數(shù): 1)
下載附件
保存到相冊(cè)
vfigro55f42640875304.png
2024-9-3 13:20 上傳
% R9 x0 N* l6 n; p, u; k
圖8:蘋(píng)果iPhone的PoP InFO Chiplet異構(gòu)集成。' f, P( y3 a+ C: k1 {. w& f0 Y
案例研究:1. AMD的EPYC處理器:AMD的第二代EPYC服務(wù)器處理器展示了Chiplet設(shè)計(jì)的強(qiáng)大功能。通過(guò)使用Chiplet,AMD實(shí)現(xiàn)了比整體設(shè)計(jì)更高的核心數(shù)和性能,同時(shí)還降低了成本。
! u" G1 ]: A$ O0 ~
cocvxiycnqv640875404.png (522.5 KB, 下載次數(shù): 1)
下載附件
保存到相冊(cè)
cocvxiycnqv640875404.png
2024-9-3 13:20 上傳
4 J/ Z, D- f. I- [ Q% {# h/ x e圖9:AMD的芯片成本比較:Chiplet(7 nm + 12 nm)與整體(7 nm)。* p0 z1 Y% S B! ^5 E0 P
2. 英特爾的Lakefield處理器:英特爾的Lakefield移動(dòng)處理器使用Foveros 3D封裝技術(shù)垂直堆疊Chiplet。這種方法可以在適合移動(dòng)設(shè)備的緊湊形態(tài)下實(shí)現(xiàn)高性能。0 m: H1 X$ H! Q5 Z7 l4 a! ~) _: V
hm2tdquimt4640875505.png (388.06 KB, 下載次數(shù): 1)
下載附件
保存到相冊(cè)
hm2tdquimt4640875505.png
2024-9-3 13:20 上傳
4 h: q% m" s4 }圖10:使用Foveros技術(shù)的英特爾Lakefield移動(dòng)處理器。
! o2 O4 A, F5 @
dymtsbsoryu640875605.png (304.02 KB, 下載次數(shù): 0)
下載附件
保存到相冊(cè)
dymtsbsoryu640875605.png
2024-9-3 13:20 上傳
+ ^9 R* o4 S" K+ }5 M6 [3 `. h' L圖11:Lakefield處理器橫截面的掃描電子顯微鏡圖像。/ m1 P# s. L. w9 X9 F3 @
未來(lái)趨勢(shì)半導(dǎo)體行業(yè)在Chiplet集成技術(shù)方面不斷創(chuàng)新,些新興趨勢(shì)包括:1. 更細(xì)的互連間距:英特爾已經(jīng)展示了10 μm間距的混合鍵合技術(shù),相比Lakefield使用的50 μm間距有了顯著提升。
3 c, {% k& O5 u; y$ } I
nnm00a1rfkv640875705.png (230.69 KB, 下載次數(shù): 1)
下載附件
保存到相冊(cè)
nnm00a1rfkv640875705.png
2024-9-3 13:20 上傳
* E' E/ u, W, w: Z' v6 F/ Z8 g5 T圖12:英特爾的Foveros技術(shù):微凸點(diǎn)(50 μm間距)和無(wú)凸點(diǎn)(10 μm間距)技術(shù)對(duì)比。# f( o$ r$ Z7 q: w+ j
2. 3DFabric集成:臺(tái)積電的3DFabric技術(shù)為Chiplet集成提供全面的平臺(tái),涵蓋前端到后端的工藝。
7 O% ?5 N% D5 c
h0u4mnkgur1640875805.png (281.22 KB, 下載次數(shù): 0)
下載附件
保存到相冊(cè)
h0u4mnkgur1640875805.png
2024-9-3 13:20 上傳
g: s* `: [- m: T2 S! Q
圖13:臺(tái)積電3DFabric集成概念。. B6 }/ Y; h5 d9 z& Q/ ~! U
3. 混合鍵合:臺(tái)積電的集成芯片系統(tǒng)(SoIC)技術(shù)使用混合鍵合進(jìn)行芯片到芯片和芯片到晶圓的集成,與傳統(tǒng)的微凸點(diǎn)方法相比,提供了更好的熱性能和能量性能。
, v8 c$ }. P1 d; s$ i6 U
4amhbq35uf4640875905.png (118.58 KB, 下載次數(shù): 1)
下載附件
保存到相冊(cè)
4amhbq35uf4640875905.png
2024-9-3 13:20 上傳
' w, ~2 p1 k) s1 P, c) q) h5 _- _1 X圖14:SoIC與傳統(tǒng)3D IC的熱性能和能量性能比較。
2 O/ q9 y1 m+ x& B' Y7 P+ f& e0 O% Q2 A結(jié)論Chiplet異構(gòu)集成代表了半導(dǎo)體設(shè)計(jì)和封裝的范式轉(zhuǎn)變。通過(guò)將復(fù)雜系統(tǒng)分解為更小、更易管理的Chiplet,制造商可以?xún)?yōu)化性能、降低成本并縮短上市時(shí)間。雖然在標(biāo)準(zhǔn)化和設(shè)計(jì)工具方面仍然存在挑戰(zhàn),但基于Chiplet設(shè)計(jì)的潛在優(yōu)勢(shì)正在推動(dòng)行業(yè)快速創(chuàng)新。
3 c) I* w" S+ M8 l. i展望未來(lái),可以預(yù)期Chiplet集成技術(shù)將繼續(xù)進(jìn)步,包括更細(xì)的互連間距、改進(jìn)的熱管理和更復(fù)雜的3D集成技術(shù)。AMD EPYC處理器和英特爾Lakefield等產(chǎn)品的成功證明了基于Chiplet設(shè)計(jì)的可行性和潛力。& z9 x0 `( h9 R7 v
對(duì)于希望利用Chiplet技術(shù)的公司來(lái)說(shuō),權(quán)衡不同集成方法之間的利弊,并選擇最適合其特定應(yīng)用需求、性能目標(biāo)和成本限制的方法非常重要。隨著生態(tài)系統(tǒng)的成熟和標(biāo)準(zhǔn)的出現(xiàn),Chiplet異構(gòu)集成將在塑造半導(dǎo)體設(shè)計(jì)和制造的未來(lái)方面發(fā)揮重要作用。! }2 f( m: n) K$ a* C
參考文獻(xiàn)J. H. Lau, "Semiconductor Advanced Packaging," Singapore: Springer Nature Singapore Pte Ltd., 2021.
" }/ F( R5 _" @) o
, T' K& y" ]* ], U- END -
) k4 p% K) X0 l+ L; D7 b6 c0 ]% s8 z# L( e
軟件申請(qǐng)我們歡迎化合物/硅基光電子芯片的研究人員和工程師申請(qǐng)?bào)w驗(yàn)免費(fèi)版PIC Studio軟件。無(wú)論是研究還是商業(yè)應(yīng)用,PIC Studio都可提升您的工作效能。
, z- d4 Z( w. \0 m5 C2 k* b$ p點(diǎn)擊左下角"閱讀原文"馬上申請(qǐng)
! q, g- G7 s# J* m2 W' g) |0 o$ s/ e5 B& {
歡迎轉(zhuǎn)載
' k# N, |4 n+ f" t, X- q% P8 W1 A* C' g' f# R9 E) D
轉(zhuǎn)載請(qǐng)注明出處,請(qǐng)勿修改內(nèi)容和刪除作者信息!1 b0 S# d, r9 E3 |2 M% v. Q
I, B; ~' Q+ K
9 `/ ?4 Y: R/ D* C v* u0 A& B0 }( A2 x$ V- A$ _
bb1hncaofrd640876005.gif (16.04 KB, 下載次數(shù): 1)
下載附件
保存到相冊(cè)
bb1hncaofrd640876005.gif
2024-9-3 13:20 上傳
4 o2 U. W# s# |" a. a$ h8 O. z% U. M; z
關(guān)注我們
9 h) R. _! h2 }+ L1 `9 W
4 W3 ^: W/ y0 j1 t. N, ?4 u
: Y* D9 n% d9 u5 ]5 V
v31wr40stj3640876105.png (31.33 KB, 下載次數(shù): 0)
下載附件
保存到相冊(cè)
v31wr40stj3640876105.png
2024-9-3 13:20 上傳
* [( `% {- r' f |
% Z$ X9 |3 j& _; P9 |. q
1esu4bgu5qe640876205.png (82.79 KB, 下載次數(shù): 1)
下載附件
保存到相冊(cè)
1esu4bgu5qe640876205.png
2024-9-3 13:20 上傳
( X) I, j* p: ~# G6 M
| 7 a& u& R1 h7 O: T1 s: d
3sqgl5kisnu640876305.png (21.52 KB, 下載次數(shù): 0)
下載附件
保存到相冊(cè)
3sqgl5kisnu640876305.png
2024-9-3 13:20 上傳
0 Z% q; Z* g$ [ ]7 h
| & v) O5 i8 C, {2 ?6 b* _
( p5 d! } K! E- N: I
1 U9 J6 S! U" s2 D+ ^
1 O5 ]* `5 H1 b7 @關(guān)于我們:
( w0 B# `4 \+ x; n0 j# \8 w' U2 T深圳逍遙科技有限公司(Latitude Design Automation Inc.)是一家專(zhuān)注于半導(dǎo)體芯片設(shè)計(jì)自動(dòng)化(EDA)的高科技軟件公司。我們自主開(kāi)發(fā)特色工藝芯片設(shè)計(jì)和仿真軟件,提供成熟的設(shè)計(jì)解決方案如PIC Studio、MEMS Studio和Meta Studio,分別針對(duì)光電芯片、微機(jī)電系統(tǒng)、超透鏡的設(shè)計(jì)與仿真。我們提供特色工藝的半導(dǎo)體芯片集成電路版圖、IP和PDK工程服務(wù),廣泛服務(wù)于光通訊、光計(jì)算、光量子通信和微納光子器件領(lǐng)域的頭部客戶(hù)。逍遙科技與國(guó)內(nèi)外晶圓代工廠及硅光/MEMS中試線合作,推動(dòng)特色工藝半導(dǎo)體產(chǎn)業(yè)鏈發(fā)展,致力于為客戶(hù)提供前沿技術(shù)與服務(wù)。/ Q( X {/ m L( E, b2 O
# \/ h" ^/ l# |% e! Ehttp://www.latitudeda.com/
# @2 v: \( _7 X(點(diǎn)擊上方名片關(guān)注我們,發(fā)現(xiàn)更多精彩內(nèi)容) |
|