Chiplet異構(gòu)集成概述

逍遙設(shè)計(jì)自動化

引言隨著摩爾定律接近極限，半導(dǎo)體行業(yè)正在探索新方法來持續(xù)提高集成線路的性能、功率效率和成本效益。Chiplet異構(gòu)集成將傳統(tǒng)的片上系統(tǒng)（SoC）設(shè)計(jì)重新設(shè)計(jì)為更小的功能塊，稱為Chiplet。本文將探討Chiplet異構(gòu)集成的概念、優(yōu)勢、挑戰(zhàn)以及各種實(shí)現(xiàn)技術(shù)。
什么是Chiplet?Chiplet是功能性集成線路塊，通常由可重用的IP（知識產(chǎn)權(quán)）塊組成。與將所有功能集成到單個(gè)整體芯片的傳統(tǒng)SoC不同，基于Chiplet的設(shè)計(jì)將這些功能分割成獨(dú)立的較小芯片，可以使用不同的工藝制造，然后使用先進(jìn)的封裝技術(shù)集成。
5 g) Q) l- v' P5 h: Z6 U+ Z5 C

圖1：兩種Chiplet異構(gòu)集成方法：（a）芯片分割和集成，（b）芯片分區(qū)和集成。
4 U# N7 T6 y8 p2 ?8 ZChiplet異構(gòu)集成的優(yōu)勢1. 良率提升：較小的芯片具有更高的良率，從而降低制造成本。圖2說明了這一概念：

8 q! M8 n3 r8 m, M8 |( f圖2：整體設(shè)計(jì)和各種Chiplet設(shè)計(jì)的良率與芯片尺寸的關(guān)系。
+ U3 l0 {2 Z; c# x& |2. 上市時(shí)間：芯片分區(qū)可以加快開發(fā)速度。
" J9 I5 z; K3 d; `3. 成本降低：AMD證明，使用Chiplet進(jìn)行CPU核心設(shè)計(jì)可以將32核CPU的硅設(shè)計(jì)和制造成本降低最多40%。
4. 散熱優(yōu)勢：將芯片分散在封裝中可以改善熱管理。
1 ?( ~' c8 A- k) ZChiplet異構(gòu)集成的挑戰(zhàn)

接口和復(fù)制邏輯需要額外面積

更高的封裝成本

增加的復(fù)雜性和設(shè)計(jì)工作

需要適合Chiplet設(shè)計(jì)的新方法[/ol]
用于Chiplet集成的先進(jìn)封裝技術(shù)為支持Chiplet異構(gòu)集成，出現(xiàn)了幾種先進(jìn)的封裝技術(shù)：1. 有機(jī)基板上的2D Chiplet集成：這種方法將Chiplet并排放置在有機(jī)基板上。AMD的EPYC處理器使用了這種技術(shù)。

圖3：AMD第二代EPYC在有機(jī)基板上的2D Chiplet異構(gòu)集成。
5 h, Z, h: L' \& n2. 有機(jī)基板上的2.1D Chiplet集成：這種方法在有機(jī)基板上添加薄膜層，以提高互連密度。新光電氣的i-THOP（集成薄膜高密度有機(jī)封裝）是這種技術(shù)的一個(gè)例子。
' ~6 t' u1 h8 z
/ a; U. c4 X  p/ \圖4：新光電氣在有機(jī)基板上的2.1D Chiplet異構(gòu)集成。
  F! R; p/ s! v$ r0 t( u硅中介層上的2.5D Chiplet集成這種技術(shù)使用帶有硅通孔（TSV）的無源硅中介層來連接Chiplet。臺積電的晶圓級封裝（CoWoS）是一個(gè)突出的例子。

圖5：在無源TSV中介層上的2.5D（CoWoS-2） Chiplet異構(gòu)集成。
: ~* ^; ]: O* [6 U3D Chiplet集成這種方法使用帶有TSV的有源中介層垂直堆疊Chiplet。英特爾的Foveros技術(shù)是這種技術(shù)的主要代表。
( n" N8 s" U: K. h
) o) ~( B" @5 |: p% K7 W圖6：英特爾的3D Chiplet異構(gòu)集成（Foveros）。
1 v: R0 N/ X' c8 Q* P9 o4 Q帶硅橋的Chiplet集成這種方法在有機(jī)基板中嵌入硅橋來連接Chiplet。英特爾的EMIB（嵌入式多芯片互連橋）使用了這種方法。
. a& }' P% F+ S7 G3 G
圖7：英特爾在帶硅橋的有機(jī)基板上的Chiplet異構(gòu)集成（Agilex FPGA）。
4 g( C% O+ x/ T$ a$ i封裝疊加（PoP） Chiplet集成這種技術(shù)垂直疊加封裝，通常結(jié)合邏輯和存儲Chiplet。蘋果的A系列處理器使用這種方法，結(jié)合臺積電的InFO（集成扇出）技術(shù)。

圖8：蘋果iPhone的PoP InFO Chiplet異構(gòu)集成。
案例研究：1. AMD的EPYC處理器：AMD的第二代EPYC服務(wù)器處理器展示了Chiplet設(shè)計(jì)的強(qiáng)大功能。通過使用Chiplet，AMD實(shí)現(xiàn)了比整體設(shè)計(jì)更高的核心數(shù)和性能，同時(shí)還降低了成本。

圖9：AMD的芯片成本比較：Chiplet（7 nm + 12 nm）與整體（7 nm）。
$ f  e. }* w4 k  c; m7 f. k' [2. 英特爾的Lakefield處理器：英特爾的Lakefield移動處理器使用Foveros 3D封裝技術(shù)垂直堆疊Chiplet。這種方法可以在適合移動設(shè)備的緊湊形態(tài)下實(shí)現(xiàn)高性能。
) ?7 J; q2 X; p" f$ s
: X1 S- m- I* ]" `9 I1 V圖10：使用Foveros技術(shù)的英特爾Lakefield移動處理器。
1 N8 w! e9 |, e2 W0 F
9 y1 V* D- b- y5 ]- Q) U# G& ^( z圖11：Lakefield處理器橫截面的掃描電子顯微鏡圖像。
未來趨勢半導(dǎo)體行業(yè)在Chiplet集成技術(shù)方面不斷創(chuàng)新，些新興趨勢包括：1. 更細(xì)的互連間距：英特爾已經(jīng)展示了10 μm間距的混合鍵合技術(shù)，相比Lakefield使用的50 μm間距有了顯著提升。
- X& Y" D7 @+ p- s) v; ]( L  R
圖12：英特爾的Foveros技術(shù)：微凸點(diǎn)（50 μm間距）和無凸點(diǎn)（10 μm間距）技術(shù)對比。
2. 3DFabric集成：臺積電的3DFabric技術(shù)為Chiplet集成提供全面的平臺，涵蓋前端到后端的工藝。

圖13：臺積電3DFabric集成概念。
9 P- g5 ^/ M1 s) k: e2 |) f3. 混合鍵合：臺積電的集成芯片系統(tǒng)（SoIC）技術(shù)使用混合鍵合進(jìn)行芯片到芯片和芯片到晶圓的集成，與傳統(tǒng)的微凸點(diǎn)方法相比，提供了更好的熱性能和能量性能。

圖14：SoIC與傳統(tǒng)3D IC的熱性能和能量性能比較。
結(jié)論Chiplet異構(gòu)集成代表了半導(dǎo)體設(shè)計(jì)和封裝的范式轉(zhuǎn)變。通過將復(fù)雜系統(tǒng)分解為更小、更易管理的Chiplet，制造商可以優(yōu)化性能、降低成本并縮短上市時(shí)間。雖然在標(biāo)準(zhǔn)化和設(shè)計(jì)工具方面仍然存在挑戰(zhàn)，但基于Chiplet設(shè)計(jì)的潛在優(yōu)勢正在推動行業(yè)快速創(chuàng)新。
展望未來，可以預(yù)期Chiplet集成技術(shù)將繼續(xù)進(jìn)步，包括更細(xì)的互連間距、改進(jìn)的熱管理和更復(fù)雜的3D集成技術(shù)。AMD EPYC處理器和英特爾Lakefield等產(chǎn)品的成功證明了基于Chiplet設(shè)計(jì)的可行性和潛力。
* F6 k0 k( J" y$ l: K對于希望利用Chiplet技術(shù)的公司來說，權(quán)衡不同集成方法之間的利弊，并選擇最適合其特定應(yīng)用需求、性能目標(biāo)和成本限制的方法非常重要。隨著生態(tài)系統(tǒng)的成熟和標(biāo)準(zhǔn)的出現(xiàn)，Chiplet異構(gòu)集成將在塑造半導(dǎo)體設(shè)計(jì)和制造的未來方面發(fā)揮重要作用。
參考文獻(xiàn)J. H. Lau, "Semiconductor Advanced Packaging," Singapore: Springer Nature Singapore Pte Ltd., 2021.

- END -

2 X  Y# I0 p: ?; u1 |! S軟件申請我們歡迎化合物/硅基光電子芯片的研究人員和工程師申請?bào)w驗(yàn)免費(fèi)版PIC Studio軟件。無論是研究還是商業(yè)應(yīng)用，PIC Studio都可提升您的工作效能。
點(diǎn)擊左下角"閱讀原文"馬上申請

歡迎轉(zhuǎn)載
% Q0 s' D1 y9 g9 p7 c( M
2 b2 E' p% u7 P+ i* r" B$ v5 x轉(zhuǎn)載請注明出處，請勿修改內(nèi)容和刪除作者信息！
; x# G& [) Z( P& w- _8 ^1 Q
6 r5 H2 S/ E+ N8 U- s, y. S5 w
* N7 C# |& Q5 w* b% r3 U( n9 Y

6 ]6 q; b) A1 v' ?
關(guān)注我們
5 j, k/ ?0 f5 R3 }
1 j4 q) S& C$ z' S' y' G

0 I, j9 H0 l4 Q' g - R% z+ V1 A3 a! a

% h2 c- m4 D8 v. q3 Z& G6 x/ M  B3 k 2 T7 g; J8 Y% S7 ^

                     
, j( V, ]8 y+ R& P- p$ {2 Y
& K* x" O1 V  R+ p
3 @  W! X* T2 I7 Q
關(guān)于我們：
深圳逍遙科技有限公司（Latitude Design Automation Inc.）是一家專注于半導(dǎo)體芯片設(shè)計(jì)自動化（EDA）的高科技軟件公司。我們自主開發(fā)特色工藝芯片設(shè)計(jì)和仿真軟件，提供成熟的設(shè)計(jì)解決方案如PIC Studio、MEMS Studio和Meta Studio，分別針對光電芯片、微機(jī)電系統(tǒng)、超透鏡的設(shè)計(jì)與仿真。我們提供特色工藝的半導(dǎo)體芯片集成電路版圖、IP和PDK工程服務(wù)，廣泛服務(wù)于光通訊、光計(jì)算、光量子通信和微納光子器件領(lǐng)域的頭部客戶。逍遙科技與國內(nèi)外晶圓代工廠及硅光/MEMS中試線合作，推動特色工藝半導(dǎo)體產(chǎn)業(yè)鏈發(fā)展，致力于為客戶提供前沿技術(shù)與服務(wù)。

1 s6 S) S) J$ @5 N! O/ `  ahttp://www.latitudeda.com/
（點(diǎn)擊上方名片關(guān)注我們，發(fā)現(xiàn)更多精彩內(nèi)容）