電子產(chǎn)業(yè)一站式賦能平臺(tái)

PCB聯(lián)盟網(wǎng)

搜索
查看: 34|回復(fù): 0
收起左側(cè)

Chiplet通信和橋接技術(shù):實(shí)現(xiàn)下一代異構(gòu)集成

[復(fù)制鏈接]

465

主題

465

帖子

3514

積分

四級(jí)會(huì)員

Rank: 4

積分
3514
跳轉(zhuǎn)到指定樓層
樓主
發(fā)表于 2024-9-3 08:02:00 | 只看該作者 |只看大圖 回帖獎(jiǎng)勵(lì) |倒序?yàn)g覽 |閱讀模式
引言人工智能、5G/6G網(wǎng)絡(luò)和高性能計(jì)算的快速發(fā)展推動(dòng)了對(duì)更復(fù)雜半導(dǎo)體封裝解決方案的需求。Chiplet設(shè)計(jì)和異構(gòu)集成成為滿足這些需求的關(guān)鍵方法,與傳統(tǒng)的單片系統(tǒng)芯片(SoC)設(shè)計(jì)相比,提供了更高的性能、更低的成本和更大的靈活性。Chiplet架構(gòu)的一個(gè)關(guān)鍵方面是Chiplet之間的通信,這通常由各種橋接技術(shù)實(shí)現(xiàn)。本文將探討Chiplet的概念、不同的橋接技術(shù)及其在先進(jìn)封裝解決方案中的應(yīng)用[1]。& t/ i. V3 y+ o7 P
& B! p8 T* ~. b2 z2 A
Chiplet和異構(gòu)集成簡(jiǎn)介
! W! j. J+ P1 b0 G7 @/ }8 h# K! TChiplet是可以在單個(gè)封裝中組合以創(chuàng)建更復(fù)雜系統(tǒng)的小型專用裸片。這種方法允許對(duì)不同組件使用優(yōu)化的制造工藝,并可在單個(gè)封裝中混合各種技術(shù)。異構(gòu)集成指的是用于將這些不同Chiplet組合成一個(gè)統(tǒng)一系統(tǒng)的封裝技術(shù)。
. N* i! l/ _  r% Z1 o9 R+ Y7 C* Q ; r. [+ a+ f% d: ?  N% t
圖1說(shuō)明了各種Chiplet設(shè)計(jì)和異構(gòu)集成封裝方法,包括芯片分區(qū)、芯片分割以及使用不同中介層技術(shù)的多系統(tǒng)集成。; K* D/ \7 P0 C; C& C8 C; g
該圖展示了五種不同的Chiplet設(shè)計(jì)和異構(gòu)集成方法:
  • 芯片分區(qū)和異構(gòu)集成
  • 芯片分割和異構(gòu)集成
  • 使用薄膜層的多系統(tǒng)集成
  • 使用無(wú)TSV中介層的多系統(tǒng)集成
  • 使用TSV中介層的多系統(tǒng)集成[/ol]0 F, g* H: T+ W5 b3 e
    每種方法在成本優(yōu)化、制造良率、形狀因子和性能方面都提供獨(dú)特的優(yōu)勢(shì)。
    ( B  U% e% n" F- r) a; J/ I  V6 y: o
    Chiplet通信的橋接技術(shù)為了實(shí)現(xiàn)Chiplet之間的高效通信,開(kāi)發(fā)了各種橋接技術(shù)。這些橋接作為Chiplet之間的互連,促進(jìn)高速數(shù)據(jù)傳輸和信號(hào)完整性。讓我們探討一些目前使用的主要橋接技術(shù)。
    9 R, W8 k3 q5 o英特爾的嵌入式多裸片互連橋(EMIB)[/ol]英特爾的EMIB技術(shù)是Chiplet通信的先驅(qū)橋接解決方案之一。EMIB涉及將小型硅橋嵌入到構(gòu)建封裝基板的腔體中。  c0 N& j1 q$ K9 b/ X; O4 `
    1 C, b: r. B" Z
    圖2展示了英特爾的嵌入式多裸片互連橋(EMIB)技術(shù),說(shuō)明了硅橋如何嵌入到封裝基板中以連接Chiplet。
    ; F3 A* G  Y$ [9 I! ]# B) K+ Y) R, G# u8 @' S
    EMIB技術(shù)提供以下幾個(gè)優(yōu)勢(shì):
  • 消除了對(duì)大型昂貴硅中介層的需求
  • 實(shí)現(xiàn)Chiplet之間的高密度互連
  • 允許混合搭配各種Chiplet技術(shù)- m: S. d2 P' y' @$ e2 q
    英特爾已成功在Kaby Lake處理器和Agilex FPGA等產(chǎn)品中實(shí)施EMIB,展示了其多功能性和性能優(yōu)勢(shì)。
    9 A. F5 f2 V0 c2 ^2. IBM的直接鍵合異構(gòu)集成(DBHi)IBM的DBHi技術(shù)代表了使用硅橋進(jìn)行Chiplet互連的另一種方法。與EMIB不同,DBHi不需要將橋接嵌入基板內(nèi)的腔體中。( s* n4 m$ i2 r  P

    * T5 A$ S' y- W" e圖3說(shuō)明了IBM的直接鍵合異構(gòu)集成(DBHi)方法,展示了如何使用標(biāo)準(zhǔn)封裝基板上的硅橋連接Chiplet。( v4 t. f5 @* C/ @4 u( j
    DBHi的主要特點(diǎn)包括:
  • 在Chiplet上使用C4凸點(diǎn),在橋接上使用C2凸點(diǎn)
  • 與EMIB相比,封裝基板設(shè)計(jì)更簡(jiǎn)單
  • 可能降低制造成本; F$ U; J7 J) d. w( S0 W2 j
    3. 臺(tái)積電的帶局部硅互連的晶圓級(jí)芯片堆疊(CoWoS-L)臺(tái)積電開(kāi)發(fā)了CoWoS-L作為其CoWoS(晶圓級(jí)芯片堆疊)技術(shù)的演進(jìn)。CoWoS-L用較小的局部硅互連(LSI)或嵌入環(huán)氧模塑料(emc)中的橋接替代大型硅中介層,并配有重分布層(RDL)。* \) K" U; K/ g2 U5 ]- Z; O
    - R' i+ w# S( D4 H" A
    圖4比較了臺(tái)積電傳統(tǒng)的使用TSV中介層的CoWoS技術(shù)(a)與使用嵌入EMC中的LSI橋接和扇出型RDL的新CoWoS-L方法(b)。% q& }* c$ p8 @9 j+ S4 y, c
    3 f5 _: q3 V2 }
    CoWoS-L提供以下幾個(gè)優(yōu)點(diǎn):
  • 由于硅橋尺寸較小,降低了制造成本
  • 與大型中介層相比,良率提高
  • 保持亞微米銅RDL的高性能互連: S! x, J$ L5 O( C7 i
    4. 矽品精密的帶TSV的扇出型嵌入式橋接(FO-EB-T)與臺(tái)積電的方法類似,矽品精密開(kāi)發(fā)了FO-EB-T,用嵌入EMC中的硅橋和扇出型RDL替代傳統(tǒng)的TSV中介層。
    1 |- a3 `. l# P6 n5 o' a! R" O
    5 G* N& @* Y; I7 H1 }圖5展示了矽品精密的FO-EB-T技術(shù)(b)與傳統(tǒng)CoWoS(a)的比較,突出顯示了用嵌入EMC中的橋接和扇出型RDL替代TSV中介層。5 j* M9 Z) p# t% A- O4 S' v. C0 ~
    FO-EB-T技術(shù)提供:
  • 改善了更大封裝尺寸的可擴(kuò)展性
  • 通過(guò)使用較小的硅橋降低成本
  • 將TSV集成到橋接中以增強(qiáng)連接性6 |6 u! I, {/ X5 P! I: k9 \
    混合鍵合橋接技術(shù)橋接技術(shù)中有前途的進(jìn)展是使用混合鍵合來(lái)連接Chiplet和橋接。與傳統(tǒng)的基于凸點(diǎn)的互連相比,這種方法提供更高的密度和性能。% q' l0 r$ S1 Z1 x% X$ [
    ' u& h3 x$ w  K4 l# N9 ?' U8 P7 B0 k
    圖6說(shuō)明了用于連接Chiplet和硅橋的混合鍵合概念,展示了與傳統(tǒng)凸點(diǎn)互連相比,可能實(shí)現(xiàn)更高的密度和更好的性能。
    5 m) @( U' m( J' _8 |" @混合鍵合橋接提供:
  • 更精細(xì)間距的互連
  • 改善電氣和熱性能
  • 進(jìn)一步縮小封裝尺寸的潛力- m9 e( ]3 f7 c' a4 [/ A& a  D
    硅橋的制造工藝硅橋的制造涉及幾個(gè)關(guān)鍵步驟,包括創(chuàng)建硅通孔(TSV)和重分布層(RDL)。TSV制造:% Q+ Q) t4 }; ]" Q. q* i4 {0 q

    + x2 T& k) b; [: M: K( j4 _8 t4 \+ R圖7概述了用于硅橋的硅通孔(TSV)的制造過(guò)程。
    - J! P% {6 F7 u0 A! k. eTSV制造過(guò)程通常包括:
  • 絕緣層沉積
  • 光刻和刻蝕以創(chuàng)建通孔
  • 阻擋層和種子層沉積
  • 銅電鍍填充通孔
  • 化學(xué)機(jī)械拋光(CMP)去除多余銅[/ol]
    # v0 R  ~4 C; p8 B  a
    RDL制造:在硅橋上創(chuàng)建RDL主要有兩種方法:
      H% P* V% I* o4 u1. 聚合物+銅電鍍和蝕刻方法:
    4 w% u" J2 f( F) Q  x" L5 R, i
    , O2 x5 q' Z5 W! J% I4 ~/ U3 D圖8顯示了使用聚合物和銅電鍍/蝕刻技術(shù)的RDL制造過(guò)程。9 c, R( |4 p2 Y! u  I
    這種方法包括:
  • 旋涂聚合物介電材料(如聚酰亞胺或BCB)
  • 光刻和蝕刻以創(chuàng)建通孔開(kāi)口
  • 銅濺射和電鍍
  • 蝕刻以定義最終RDL圖案3 x( v1 U$ \' l+ c  v" ]' e
    2. SiO2+銅damascene和CMP方法:* D$ p2 ]% _% k) r0 ~- @

    : C* C) S1 |7 H. x% _' ^5 ]圖9說(shuō)明了使用SiO2介電材料和銅damascene技術(shù)的RDL制造過(guò)程。
    ! ?: x* J. W0 Y! f. z這種方法包括:
  • PECVD沉積SiO2
  • 光刻和蝕刻以創(chuàng)建溝槽和通孔
  • 阻擋層和種子層沉積
  • 銅電鍍
  • CMP去除多余銅并平坦化表面. u  b% @% q6 ]0 s) @2 ?2 i
    , _! G) |. H0 R( G0 [
    使用橋接技術(shù)的先進(jìn)封裝示例幾種高性能產(chǎn)品已成功實(shí)施各種橋接技術(shù):1. AMD的Instinct MI250X計(jì)算加速器:
    % Z  `9 P4 A# I. _# [ 1 S+ O8 t/ H9 ^7 z
    圖10顯示了AMD的Instinct MI250X計(jì)算加速器,它使用硅橋?qū)PU和HBM存儲(chǔ)器連接在標(biāo)準(zhǔn)構(gòu)建封裝基板上。$ H+ i( H5 P. |
    2. 蘋果的UltraFusion:
    6 U) Z; |" [& \+ T1 Z
    0 _' U; Z$ Q: g: p1 J圖11說(shuō)明了蘋果的UltraFusion技術(shù),該技術(shù)使用硅橋在標(biāo)準(zhǔn)構(gòu)建封裝基板上互連兩個(gè)M1 Max芯片。2 J% m9 l/ t7 N! R
    3. NVIDIA的H100 GPU:6 ^! F! M) I2 ?; @3 O

    % P7 ^- `% O7 C( o+ i圖12描繪了NVIDIA的H100 GPU,它利用大型TSV中介層將GPU裸片與HBM存儲(chǔ)器堆疊連接。
    6 v0 C3 l% A! F6 M這些例子展示了橋接技術(shù)在實(shí)現(xiàn)高性能計(jì)算解決方案方面的多功能性和可擴(kuò)展性。
    ; {/ P6 H! e" ]8 I/ A$ t% ~通用Chiplet互連快車(UCIe)聯(lián)盟為了促進(jìn)基于Chiplet設(shè)計(jì)的互操作性和標(biāo)準(zhǔn)化,成立了通用Chiplet互連快車(UCIe)聯(lián)盟。該行業(yè)組織旨在在封裝級(jí)別建立通用互連標(biāo)準(zhǔn)。
    - X3 ^; G- m0 U+ P: u# C " I. x& Z+ w+ P/ n
    圖13顯示了UCIe聯(lián)盟支持的各種封裝方法,包括標(biāo)準(zhǔn)封裝和使用不同橋接技術(shù)的先進(jìn)封裝。
    6 _) f( _/ x! |8 H6 g2 ?3 H8 U! M. ^UCIe聯(lián)盟的努力將有助于促進(jìn):
  • 可互操作的多供應(yīng)商生態(tài)系統(tǒng)
  • 標(biāo)準(zhǔn)化的裸片間互連
  • 改善基于Chiplet設(shè)計(jì)的靈活性* \7 B1 Y) G: p, o$ q3 t
    結(jié)論橋接技術(shù)在實(shí)現(xiàn)異構(gòu)集成封裝中Chiplet之間的高效通信方面發(fā)揮著關(guān)鍵作用。從英特爾的EMIB到臺(tái)積電的CoWoS-L以及新興的混合鍵合方法,這些技術(shù)不斷發(fā)展以滿足下一代計(jì)算系統(tǒng)的需求。隨著業(yè)界向更模塊化和靈活的芯片設(shè)計(jì)發(fā)展,像UCIe這樣的標(biāo)準(zhǔn)化努力變得越來(lái)越重要。通過(guò)利用這些先進(jìn)的橋接技術(shù)并遵守新興標(biāo)準(zhǔn),半導(dǎo)體公司可以創(chuàng)造更強(qiáng)大、更高效和更具成本效益的系統(tǒng),推動(dòng)下一波技術(shù)創(chuàng)新浪潮。
    * a8 J4 o1 S* N3 o! I, T參考文獻(xiàn)[1]J. H. Lau, "Chiplet Communications (Bridges)," in Flip Chip, Hybrid Bonding, Fan-In, and Fan-Out Technology. Singapore: Springer Nature Singapore Pte Ltd., 2024, ch. 5, pp. 427-462.
      z% u/ w  F  r% j
    5 {9 W6 S, |' V/ B0 ~! B# x3 M- END -
    1 G6 |) b( r* B9 H% w( B
    - I/ k/ R1 c4 N% n1 H+ N軟件申請(qǐng)我們歡迎化合物/硅基光電子芯片的研究人員和工程師申請(qǐng)?bào)w驗(yàn)免費(fèi)版PIC Studio軟件。無(wú)論是研究還是商業(yè)應(yīng)用,PIC Studio都可提升您的工作效能。
    0 o9 g- W" j- ]2 N0 t" M( F! U點(diǎn)擊左下角"閱讀原文"馬上申請(qǐng)! v" l! B3 d- n" A2 k$ r
    ' a9 X) g8 @7 }
    歡迎轉(zhuǎn)載3 m! c- V- N( b% K5 n. B$ _

    4 T2 L: _) Q! [) P" [; N轉(zhuǎn)載請(qǐng)注明出處,請(qǐng)勿修改內(nèi)容和刪除作者信息!/ F" r% b% A2 A* G+ J' V$ w

    6 [0 F! [; c/ S6 Z
    3 ^8 O4 ^  b$ P' Q: q1 n# o
    ) K/ n( f. M* b0 R9 L

    - b% W, k( C# S: w! a4 U" m
    6 I  H4 f; ]+ e9 d+ l8 p關(guān)注我們
    . {. l) U8 J$ X# p
    8 ^( U( P7 I0 {
    ; S% W' e5 L6 j6 S& b) p8 _8 j
    9 A5 l4 n, W- f; {# N! }! y
    8 i& q( u2 u/ F! a

    3 _0 z8 u" }% T; m& C" z. k- G
    . v- U: {. M. f# L

    9 E' f+ D. c/ f
                         
    $ v; z) ^4 M% V# q4 v& d- M1 v7 S) k) |' [8 Z! X8 `; _% @% o

    ' B+ Y4 @$ B) \# k6 s% r
    $ y4 n- D9 n% V7 r1 Q& W0 [1 C% ^, L關(guān)于我們:
    " ?  d; R- c: Q深圳逍遙科技有限公司(Latitude Design Automation Inc.)是一家專注于半導(dǎo)體芯片設(shè)計(jì)自動(dòng)化(EDA)的高科技軟件公司。我們自主開(kāi)發(fā)特色工藝芯片設(shè)計(jì)和仿真軟件,提供成熟的設(shè)計(jì)解決方案如PIC Studio、MEMS Studio和Meta Studio,分別針對(duì)光電芯片、微機(jī)電系統(tǒng)、超透鏡的設(shè)計(jì)與仿真。我們提供特色工藝的半導(dǎo)體芯片集成電路版圖、IP和PDK工程服務(wù),廣泛服務(wù)于光通訊、光計(jì)算、光量子通信和微納光子器件領(lǐng)域的頭部客戶。逍遙科技與國(guó)內(nèi)外晶圓代工廠及硅光/MEMS中試線合作,推動(dòng)特色工藝半導(dǎo)體產(chǎn)業(yè)鏈發(fā)展,致力于為客戶提供前沿技術(shù)與服務(wù)。8 Z4 C2 f3 q9 c8 r- c' a1 {
    ( ?: w. \( [: L9 Y
    http://www.latitudeda.com/) q# Z' u# ]+ }5 @5 g- v3 d
    (點(diǎn)擊上方名片關(guān)注我們,發(fā)現(xiàn)更多精彩內(nèi)容)
  • 發(fā)表回復(fù)

    本版積分規(guī)則

    關(guān)閉

    站長(zhǎng)推薦上一條 /1 下一條


    聯(lián)系客服 關(guān)注微信 下載APP 返回頂部 返回列表