電子產(chǎn)業(yè)一站式賦能平臺

PCB聯(lián)盟網(wǎng)

搜索
查看: 32|回復: 0
收起左側

Chiplet通信和橋接技術:實現(xiàn)下一代異構集成

[復制鏈接]

465

主題

465

帖子

3514

積分

四級會員

Rank: 4

積分
3514
跳轉到指定樓層
樓主
發(fā)表于 2024-9-3 08:02:00 | 只看該作者 |只看大圖 回帖獎勵 |倒序瀏覽 |閱讀模式
引言人工智能、5G/6G網(wǎng)絡和高性能計算的快速發(fā)展推動了對更復雜半導體封裝解決方案的需求。Chiplet設計和異構集成成為滿足這些需求的關鍵方法,與傳統(tǒng)的單片系統(tǒng)芯片(SoC)設計相比,提供了更高的性能、更低的成本和更大的靈活性。Chiplet架構的一個關鍵方面是Chiplet之間的通信,這通常由各種橋接技術實現(xiàn)。本文將探討Chiplet的概念、不同的橋接技術及其在先進封裝解決方案中的應用[1]。
4 H2 q1 L( N4 o9 T9 }; X7 W5 c( x# x  @
Chiplet和異構集成簡介
- i, h* m9 t/ `: PChiplet是可以在單個封裝中組合以創(chuàng)建更復雜系統(tǒng)的小型專用裸片。這種方法允許對不同組件使用優(yōu)化的制造工藝,并可在單個封裝中混合各種技術。異構集成指的是用于將這些不同Chiplet組合成一個統(tǒng)一系統(tǒng)的封裝技術。! C& n3 o/ ?3 T% V* v5 k
& }; W8 g- Q+ g" V& H
圖1說明了各種Chiplet設計和異構集成封裝方法,包括芯片分區(qū)、芯片分割以及使用不同中介層技術的多系統(tǒng)集成。# s5 C5 }" _" a8 F3 H, l' _
該圖展示了五種不同的Chiplet設計和異構集成方法:
  • 芯片分區(qū)和異構集成
  • 芯片分割和異構集成
  • 使用薄膜層的多系統(tǒng)集成
  • 使用無TSV中介層的多系統(tǒng)集成
  • 使用TSV中介層的多系統(tǒng)集成[/ol]; g7 j; f- z. u
    每種方法在成本優(yōu)化、制造良率、形狀因子和性能方面都提供獨特的優(yōu)勢。
    3 B6 ~! f" x6 h, Y. Z- N
    Chiplet通信的橋接技術為了實現(xiàn)Chiplet之間的高效通信,開發(fā)了各種橋接技術。這些橋接作為Chiplet之間的互連,促進高速數(shù)據(jù)傳輸和信號完整性。讓我們探討一些目前使用的主要橋接技術。
    5 r9 R+ w- K, ]7 e6 a英特爾的嵌入式多裸片互連橋(EMIB)[/ol]英特爾的EMIB技術是Chiplet通信的先驅橋接解決方案之一。EMIB涉及將小型硅橋嵌入到構建封裝基板的腔體中。
    9 _& u. V' m- e1 O5 ]7 f5 \
    0 Q9 C+ `/ i5 N: v! M% r圖2展示了英特爾的嵌入式多裸片互連橋(EMIB)技術,說明了硅橋如何嵌入到封裝基板中以連接Chiplet。" x6 z4 r% T) ^& F
    : t; b4 ~& T- u1 k: B2 G
    EMIB技術提供以下幾個優(yōu)勢:
  • 消除了對大型昂貴硅中介層的需求
  • 實現(xiàn)Chiplet之間的高密度互連
  • 允許混合搭配各種Chiplet技術
    ' q# z$ ?, Y6 H* B0 x( I英特爾已成功在Kaby Lake處理器和Agilex FPGA等產(chǎn)品中實施EMIB,展示了其多功能性和性能優(yōu)勢。
    ! i5 i9 U: u5 N2. IBM的直接鍵合異構集成(DBHi)IBM的DBHi技術代表了使用硅橋進行Chiplet互連的另一種方法。與EMIB不同,DBHi不需要將橋接嵌入基板內(nèi)的腔體中。. M0 o6 M7 l" J2 w
    & i2 d1 K9 |: c1 R5 n2 d; i
    圖3說明了IBM的直接鍵合異構集成(DBHi)方法,展示了如何使用標準封裝基板上的硅橋連接Chiplet。
    7 z% G& k: l( M) F" q7 h! `DBHi的主要特點包括:
  • 在Chiplet上使用C4凸點,在橋接上使用C2凸點
  • 與EMIB相比,封裝基板設計更簡單
  • 可能降低制造成本
    % H- b; l, }5 U4 Z0 |3 b9 i3. 臺積電的帶局部硅互連的晶圓級芯片堆疊(CoWoS-L)臺積電開發(fā)了CoWoS-L作為其CoWoS(晶圓級芯片堆疊)技術的演進。CoWoS-L用較小的局部硅互連(LSI)或嵌入環(huán)氧模塑料(emc)中的橋接替代大型硅中介層,并配有重分布層(RDL)。. Z9 P, @" ~4 ]# m5 Q+ e$ @
    . M) _* F5 T+ k( z6 q7 @* @6 b
    圖4比較了臺積電傳統(tǒng)的使用TSV中介層的CoWoS技術(a)與使用嵌入EMC中的LSI橋接和扇出型RDL的新CoWoS-L方法(b)。
    / D$ {( f3 j0 `
    # C9 `5 z5 j' j7 T6 [& [9 c
    CoWoS-L提供以下幾個優(yōu)點:
  • 由于硅橋尺寸較小,降低了制造成本
  • 與大型中介層相比,良率提高
  • 保持亞微米銅RDL的高性能互連1 s# E3 W9 ^. j& F; k
    4. 矽品精密的帶TSV的扇出型嵌入式橋接(FO-EB-T)與臺積電的方法類似,矽品精密開發(fā)了FO-EB-T,用嵌入EMC中的硅橋和扇出型RDL替代傳統(tǒng)的TSV中介層。8 ^7 f+ ?# b  U6 p
    7 a1 X" I9 }0 ^& m
    圖5展示了矽品精密的FO-EB-T技術(b)與傳統(tǒng)CoWoS(a)的比較,突出顯示了用嵌入EMC中的橋接和扇出型RDL替代TSV中介層。! q% b7 S; |& N9 y! A: ?
    FO-EB-T技術提供:
  • 改善了更大封裝尺寸的可擴展性
  • 通過使用較小的硅橋降低成本
  • 將TSV集成到橋接中以增強連接性: s6 H% {& o7 X* {  T
    混合鍵合橋接技術橋接技術中有前途的進展是使用混合鍵合來連接Chiplet和橋接。與傳統(tǒng)的基于凸點的互連相比,這種方法提供更高的密度和性能。
    5 ]5 Q3 O) c. B' ]
    ; y& M; S0 q, }) X$ @圖6說明了用于連接Chiplet和硅橋的混合鍵合概念,展示了與傳統(tǒng)凸點互連相比,可能實現(xiàn)更高的密度和更好的性能。8 G0 k! ^' I8 }
    混合鍵合橋接提供:
  • 更精細間距的互連
  • 改善電氣和熱性能
  • 進一步縮小封裝尺寸的潛力
    4 a9 Q3 x% r$ i1 }. ~% T* h3 a4 e硅橋的制造工藝硅橋的制造涉及幾個關鍵步驟,包括創(chuàng)建硅通孔(TSV)和重分布層(RDL)。TSV制造:
      Q& x; a! u' R1 L% Q% d! d2 v* t, a
    & ^" b- [5 K8 ~# [7 K4 u, |圖7概述了用于硅橋的硅通孔(TSV)的制造過程。7 t9 n; j$ a) n8 y+ l
    TSV制造過程通常包括:
  • 絕緣層沉積
  • 光刻和刻蝕以創(chuàng)建通孔
  • 阻擋層和種子層沉積
  • 銅電鍍填充通孔
  • 化學機械拋光(CMP)去除多余銅[/ol]' T+ f0 V+ b; y4 ?/ H: \* F
    RDL制造:在硅橋上創(chuàng)建RDL主要有兩種方法:' w7 Y6 v1 p! w% }, Z
    1. 聚合物+銅電鍍和蝕刻方法:! V. C* |* o7 t* K) Y

    ! q" c1 w4 t# n% \6 T圖8顯示了使用聚合物和銅電鍍/蝕刻技術的RDL制造過程。
    & g+ r/ A! ~$ V這種方法包括:
  • 旋涂聚合物介電材料(如聚酰亞胺或BCB)
  • 光刻和蝕刻以創(chuàng)建通孔開口
  • 銅濺射和電鍍
  • 蝕刻以定義最終RDL圖案
    - }- I0 f/ K& U2. SiO2+銅damascene和CMP方法:
      B5 W6 w# s3 }+ P  y: ]
    6 L: q4 o4 G% Q& b& ]( _; U圖9說明了使用SiO2介電材料和銅damascene技術的RDL制造過程。5 h  I% F( I1 m# `4 T
    這種方法包括:
  • PECVD沉積SiO2
  • 光刻和蝕刻以創(chuàng)建溝槽和通孔
  • 阻擋層和種子層沉積
  • 銅電鍍
  • CMP去除多余銅并平坦化表面
    0 Y+ p9 x" g5 V. L2 h% @8 e1 f, D4 L9 G
    使用橋接技術的先進封裝示例幾種高性能產(chǎn)品已成功實施各種橋接技術:1. AMD的Instinct MI250X計算加速器:0 ^& F  _+ _* n4 k, T) q, k" ^3 K
    " n' ~4 I; P7 [2 H# I- l# T
    圖10顯示了AMD的Instinct MI250X計算加速器,它使用硅橋將GPU和HBM存儲器連接在標準構建封裝基板上。
    * E3 ~- v+ J, \2. 蘋果的UltraFusion:0 L$ f) r: y' P" B
    . E7 r  m! j2 ?# F
    圖11說明了蘋果的UltraFusion技術,該技術使用硅橋在標準構建封裝基板上互連兩個M1 Max芯片。9 \0 Q3 S' M! h
    3. NVIDIA的H100 GPU:( `5 _! b0 Z5 r" Q/ g0 @9 e
    7 W# Q" m# r, s# Z5 J, t
    圖12描繪了NVIDIA的H100 GPU,它利用大型TSV中介層將GPU裸片與HBM存儲器堆疊連接。
    7 j+ j* Q- H6 `0 b' Q6 K這些例子展示了橋接技術在實現(xiàn)高性能計算解決方案方面的多功能性和可擴展性。
    + l& h* y0 Y6 E: X0 b通用Chiplet互連快車(UCIe)聯(lián)盟為了促進基于Chiplet設計的互操作性和標準化,成立了通用Chiplet互連快車(UCIe)聯(lián)盟。該行業(yè)組織旨在在封裝級別建立通用互連標準。
    2 w3 w0 {6 u+ B1 \/ [# D( h+ d
    ; g4 `1 u: c$ h* E0 u, f- r) d  y圖13顯示了UCIe聯(lián)盟支持的各種封裝方法,包括標準封裝和使用不同橋接技術的先進封裝。$ G/ J6 ]; [5 X1 t$ a. ^
    UCIe聯(lián)盟的努力將有助于促進:
  • 可互操作的多供應商生態(tài)系統(tǒng)
  • 標準化的裸片間互連
  • 改善基于Chiplet設計的靈活性% _% Z$ l# t$ K  d" i. n
    結論橋接技術在實現(xiàn)異構集成封裝中Chiplet之間的高效通信方面發(fā)揮著關鍵作用。從英特爾的EMIB到臺積電的CoWoS-L以及新興的混合鍵合方法,這些技術不斷發(fā)展以滿足下一代計算系統(tǒng)的需求。隨著業(yè)界向更模塊化和靈活的芯片設計發(fā)展,像UCIe這樣的標準化努力變得越來越重要。通過利用這些先進的橋接技術并遵守新興標準,半導體公司可以創(chuàng)造更強大、更高效和更具成本效益的系統(tǒng),推動下一波技術創(chuàng)新浪潮。6 ]2 ~$ v+ {9 d& j# P
    參考文獻[1]J. H. Lau, "Chiplet Communications (Bridges)," in Flip Chip, Hybrid Bonding, Fan-In, and Fan-Out Technology. Singapore: Springer Nature Singapore Pte Ltd., 2024, ch. 5, pp. 427-462.. Z/ O1 |9 Z( v2 `

    * h; J: L0 k) o0 O3 d( `8 p- END -
    $ U* u6 @# Y9 i& P
    ' n4 k: a. k# A! V軟件申請我們歡迎化合物/硅基光電子芯片的研究人員和工程師申請體驗免費版PIC Studio軟件。無論是研究還是商業(yè)應用,PIC Studio都可提升您的工作效能。/ U' `# P4 j* x2 A
    點擊左下角"閱讀原文"馬上申請) Q3 z, X; J& X' p, c) m
    ) s+ _) Q' b/ j' X7 K$ ^( x
    歡迎轉載
    % ^8 `9 r" y. O; y+ d6 k7 F! c; p* w/ I
    轉載請注明出處,請勿修改內(nèi)容和刪除作者信息!. E  O, M! ^2 M) A+ i$ y: H
    $ w% ~1 x2 b, K3 {

    + L8 l8 U# L. g5 T5 h
    : X$ R" R5 w% v' y4 W7 }

    9 |$ B0 Q2 u' s6 \* i# d; n! O4 _$ i7 B% A. X( x6 }& Q4 m0 p
    關注我們' k' k1 \9 I  G. a: d+ B3 |( c
    9 |0 y1 [0 L4 A! a! ]- u/ d+ Z2 p6 [+ Y
    # x% ?8 g0 m0 x/ {  ?6 f

    # e: D& W* H- l& x8 {: q+ E
    ; Y' u& w, b% \
    3 I6 R7 N9 W" r, e; c/ ?, U7 v* ^2 O

    ( N- v4 T( ?2 M$ ^1 f; m, t1 O# R" w# s
    9 V9 ]$ ]" ^! |
                          5 W7 b# \/ d$ `' s
    $ a2 l! _6 W8 O8 X" i  x$ |) J

    ( E# N' e/ P( z7 k8 u2 T; A& z* I* C' i1 V/ [/ X. w& E
    關于我們:( K% ]: X- o7 \! c' _1 y9 M
    深圳逍遙科技有限公司(Latitude Design Automation Inc.)是一家專注于半導體芯片設計自動化(EDA)的高科技軟件公司。我們自主開發(fā)特色工藝芯片設計和仿真軟件,提供成熟的設計解決方案如PIC Studio、MEMS Studio和Meta Studio,分別針對光電芯片、微機電系統(tǒng)、超透鏡的設計與仿真。我們提供特色工藝的半導體芯片集成電路版圖、IP和PDK工程服務,廣泛服務于光通訊、光計算、光量子通信和微納光子器件領域的頭部客戶。逍遙科技與國內(nèi)外晶圓代工廠及硅光/MEMS中試線合作,推動特色工藝半導體產(chǎn)業(yè)鏈發(fā)展,致力于為客戶提供前沿技術與服務。' @' O& b9 R7 R% b5 b
    " x" \: \8 S2 A* y0 B8 v6 b2 ?
    http://www.latitudeda.com/
    3 Z! Z6 T  q/ ^! s* n(點擊上方名片關注我們,發(fā)現(xiàn)更多精彩內(nèi)容)
  • 回復

    使用道具 舉報

    發(fā)表回復

    您需要登錄后才可以回帖 登錄 | 立即注冊

    本版積分規(guī)則

    關閉

    站長推薦上一條 /1 下一條


    聯(lián)系客服 關注微信 下載APP 返回頂部 返回列表