先進(jìn)半導(dǎo)體封裝的趨勢與技術(shù)

逍遙設(shè)計自動化

引言
半導(dǎo)體行業(yè)正在快速發(fā)展，主要由多個應(yīng)用領(lǐng)域?qū)Ω�高性能、更低功耗和小型化的需求�?qū)動。先進(jìn)封裝技術(shù)在滿足這些需求方面發(fā)揮著關(guān)鍵作用，通過實現(xiàn)多樣化組件的異構(gòu)集成。本文以參考文獻(xiàn)為基礎(chǔ)概述了先進(jìn)半導(dǎo)體封裝的主要趨勢和技術(shù)[1]，非最新的信息，但可以見到技術(shù)的連續(xù)演進(jìn)，當(dāng)年的預(yù)測依然正確。


5 ^5 _5 J8 A- P1 N2 A8 B! I) D8 ?驅(qū)動因素和應(yīng)用
, B  Z& D5 E3 i! A5 c% N推動半導(dǎo)體行業(yè)增長的幾個主要應(yīng)用包括：

移動設(shè)備

高性能計算

自動駕駛汽車

物聯(lián)網(wǎng)（IoT）

大數(shù)據(jù)和云計算

邊緣計算
: p( d& m3 G" S: a0 @
這些應(yīng)用由人工智能和5G通信等系統(tǒng)技術(shù)驅(qū)動因素推動。為支持這些應(yīng)用，先進(jìn)封裝技術(shù)必須提供：
7 I3 B! A' V2 |( W6 j

更高密度的集成

改善電氣和熱性能

降低成本

加快上市時間
( j7 w8 d+ B- Z* W! B2 `
  q! L4 W. k7 f# b7 ]7 x  W, p

圖1：各種先進(jìn)封裝技術(shù)的性能和密度比較
. a9 f5 `5 u9 o4 ?
主要先進(jìn)封裝技術(shù)
/ d( }; Q0 a$ O1. 扇出型晶圓級封裝（FOWLP）
4 q: c) P$ d: N0 X* t' wFOWLP通過將芯片嵌入模塑料中并形成重布線層（RDL）來擴(kuò)展傳統(tǒng)的晶圓級封裝，從而扇出連接。這允許在更小的形狀因子中實現(xiàn)更高的I/O密度。
! u+ N0 |1 {5 v$ v: v2 P
" x) g- f2 u: ~+ q
% G' Q* h9 I8 s' D2 _; A% H' L$ F圖2：采用芯片優(yōu)先、面朝下方法的扇出型晶圓級封裝橫截面

, H1 {9 ?; V3 A9 Z2. 使用中介層的2.5D集成
7 i( m) |9 c5 X! O' ]# E+ A2.5D集成使用帶有硅通孔（TSV）的硅中介層來連接多個并排的芯片。這實現(xiàn)了高帶寬的芯片間連接。


圖3：臺積電的局部硅互連（LSI）技術(shù)，用于2.5D集成

6 E, w8 X' @+ `7 ^: U& e7 I3. 使用TSV的3D集成
, p0 r+ ]. ]/ W3D集成使用TSV垂直堆疊多個芯片進(jìn)行芯片間連接。這提供了最高的集成密度，但面臨熱管理和良率方面的挑戰(zhàn)。

4. Chiplet架構(gòu)
Chiplet涉及將大型系統(tǒng)級芯片（SoC）設(shè)計分割成更小的芯片，然后使用先進(jìn)封裝進(jìn)行集成。這改善了良率并允許混合使用不同的制程節(jié)點。
6 L2 k# j" T; N: Z9 U8 Y
1 V! |3 G7 j! }4 S2 L0 I, r
+ X- G& l0 m& P) C& B9 m圖4：AMD和英特爾基于Chiplet的處理器示例
' i, J% g" g0 }' U8 L
6 y3 L$ _, x6 O0 y1 W5. 混合鍵合
混合鍵合實現(xiàn)了芯片之間在非常精細(xì)間距下直接銅對銅鍵合，無需使用微凸點。這為芯片到芯片的集成提供了最高的互連密度。
6 f' G! o$ O$ p1 L/ g
% O2 A; m, x0 B$ a$ [4 I. T9 ^; I圖5：微凸點鍵合和混合鍵合方法的比較
* |# o. q4 y% ~9 P! X7 t) I' D
關(guān)鍵封裝工藝
幾種關(guān)鍵工藝技術(shù)促進(jìn)了先進(jìn)封裝：
1. 晶圓凸點制作
晶圓凸點制作在芯片切割之前在晶圓上形成互連結(jié)構(gòu)。常見的凸點類型包括：

焊料凸點（C4）

帶焊料帽的銅柱（C2）

  ~! B9 c1 T# E# i
圖6：C4和C2晶圓凸點制作的工藝流程
; Y$ m. [$ L" a7 b6 i; [) x
. _, ]1 U1 u, J  O% P2. 芯片貼裝和互連
將芯片連接到基板或其他芯片的方法包括：

焊料凸點的回流

熱壓鍵合（TCB）

混合鍵合
6 r6 R; v/ B- M
( H+ [% f% |6 y" l- L& H0 {/ O3. 底填
" N4 W6 d; C5 b3 ^: ~2 Z底填材料被注入以填充芯片和基板之間的間隙，保護(hù)互連。
+ \' t* F3 f1 j0 L3 I$ F
: l$ Q9 o8 j& q# x% ?4. 重布線層（RDL）形成
- _- P9 N: C" ?- m: L* z1 URDL在芯片表面重新布線連接。主要RDL工藝包括：

光刻

電鍍

蝕刻
0 l5 T& y7 E! j. C' S; N$ O/ b3 x3 R* `" J
5. 模塑
1 k; u5 i& f8 c' W0 \  C& W模塑料封裝芯片和互連以提供保護(hù)。方法包括：

傳遞模塑

壓縮模塑

9 I, m& @' ~+ p7 w# L( b& i先進(jìn)封裝趨勢
. L4 J% E) _+ `* o) N# Y0 z$ L1. 更精細(xì)的互連間距
互連間距持續(xù)縮小以實現(xiàn)更高密度的集成：
( \& a) y$ K+ s/ i6 ~翻轉(zhuǎn)芯片凸點間距：最小50μm
5 @8 s  z5 E8 n0 }8 [5 e( j) C微凸點間距：最小20μm
3 ], Y) G% a6 Q# _3 w6 h; Y混合鍵合間距：

% X7 H& ~7 g2 z/ W3 w' K2. 面板級封裝
從晶圓級到面板級處理的轉(zhuǎn)變實現(xiàn)了更大的制造規(guī)模和更低的成本。
% E! N  K) E* H# M( L; t$ ^; l2 X
3. 先進(jìn)基板
具有精細(xì)線/空間和嵌入式元件的有機(jī)基板正在實現(xiàn)更高密度的封裝。
- S# E) n7 Q: t+ k9 e' F  E3 Q! t
4. Chiplet集成
作為單片SoC的替代方案，Chiplet的異構(gòu)集成正在增長。

5. 光電共封裝 （Co-Packaged Optics)
0 @0 M4 B' j% a" r4 J3 g# o4 [在封裝中集成光學(xué)元件正在實現(xiàn)更高帶寬的互連。
& |( Z+ a) F* T; t2 ]" O# Y* s. f
6. 先進(jìn)熱管理
正在開發(fā)微流體等新型冷卻解決方案來解決熱挑戰(zhàn)。


可靠性考慮
! C9 g4 J7 h' U- F# _隨著封裝變得更加復(fù)雜，確�？煽啃宰兊弥匾�。主要可靠性問題包括：
+ k1 E! o7 G) A5 J9 }+ K+ x, ^1 E

互連的熱循環(huán)疲勞

跌落沖擊抵抗

濕敏性

電遷移

應(yīng)力引起的翹曲

2 m* ^. Q$ T( z- X需要先進(jìn)的建模和測試方法來預(yù)測和改善封裝可靠性。

  j) \# x5 _# n  o+ G$ i
圖7：與單片設(shè)計相比，Chiplet方法對芯片良率的影響
0 c" q* s+ u+ ]. i; l6 u0 q4 M2 Q
材料開發(fā)
新材料對實現(xiàn)先進(jìn)封裝很重要，包括：
. i+ ?; s) _+ p

用于高頻應(yīng)用的低損耗介電材料

低熱膨脹系數(shù)模塑料

精細(xì)間距底填材料

低溫焊料

用于RDL的光敏介電材料



圖8：封裝材料介電損耗（Df）的路線圖
- v/ y, K, @' m2 B0 p0 \  j
5 Z# j# ?4 J7 `3 f+ P$ V
圖9：封裝材料介電常數(shù)（Dk）的路線圖
0 Z+ K/ N: Q) W  _- Z, r8 m
未來展望
7 x" W$ X. ]7 v$ Q" ^先進(jìn)封裝將繼續(xù)在推動半導(dǎo)體創(chuàng)新方面發(fā)揮關(guān)鍵作用。需要關(guān)注的關(guān)鍵領(lǐng)域包括：
& M, F7 p6 P& Z) L9 x, `" j( g2 N% S

晶圓級、面板級和PCB技術(shù)的融合

Chiplet和芯片分解的增加采用

超越焊料和銅的新型互連技術(shù)

芯片和封裝的協(xié)同設(shè)計

石墨烯等新材料的集成

嵌入式冷卻解決方案

用于封裝設(shè)計和優(yōu)化的人工智能

: N; k" b( n4 h" v隨著封裝變得更加復(fù)雜并對整體系統(tǒng)性能更加重要，芯片設(shè)計師、封裝設(shè)計師和材料供應(yīng)商之間的更密切合作將變得不可或缺。

- U; `5 b+ G0 v9 |1 d* L- s0 C! B
: A, S' ~( L- C8 o* e6 Z結(jié)論
先進(jìn)封裝正在快速發(fā)展以滿足下一代電子系統(tǒng)的需求。扇出型封裝、2.5D和3D集成以及Chiplet等技術(shù)正在實現(xiàn)前所未有的異構(gòu)集成水平。在材料、工藝和架構(gòu)方面持續(xù)創(chuàng)新對于克服挑戰(zhàn)和實現(xiàn)先進(jìn)封裝在未來應(yīng)用中的全部潛力將非常重要。
* L4 `4 z$ K- E, \. w

: k1 e% q: }/ O  y1 |. {參考文獻(xiàn)
* n& S- u3 Q* f6 ^9 iJ. H. Lau, "Semiconductor Advanced Packaging," Singapore: Springer Nature Singapore Pte Ltd., 2021.



9 P. N) h% S9 n  w- END -
( |* c' N" C! ?9 a+ r2 j9 [
5 h1 k; Z  g/ f' k軟件申請我們歡迎化合物/硅基光電子芯片的研究人員和工程師申請體驗免費版PIC Studio軟件。無論是研究還是商業(yè)應(yīng)用，PIC Studio都可提升您的工作效能。
點擊左下角"閱讀原文"馬上申請
  V- O; Z$ A: c7 Q3 i; o9 \  n
, S/ T. `+ s; C$ V8 E1 I歡迎轉(zhuǎn)載

2 U! V' \+ Y( E' C; a4 ^轉(zhuǎn)載請注明出處，請勿修改內(nèi)容和刪除作者信息！
. T0 X* D3 d: X/ w( W3 E: L' P
8 H5 ]- g8 `8 f& v. d
* \% o! R% }+ Q% t4 L+ H
& T6 d$ L9 |  C, [
4 k- i9 v! k4 b3 j+ P
1 N; w6 V0 ~" \6 P  a: p1 K關(guān)注我們
' M" d3 P% k1 l) P
5 {8 q, i; S9 a3 B

5 r, ]- f' F+ w- l& ~

7 Y) B# ~1 @  \

                     






* P% W; x: a' Y+ P關(guān)于我們：
5 r0 v1 Q( ~/ u1 x4 ^) M  L深圳逍遙科技有限公司（Latitude Design Automation Inc.）是一家專注于半導(dǎo)體芯片設(shè)計自動化（EDA）的高科技軟件公司。我們自主開發(fā)特色工藝芯片設(shè)計和仿真軟件，提供成熟的設(shè)計解決方案如PIC Studio、MEMS Studio和Meta Studio，分別針對光電芯片、微機(jī)電系統(tǒng)、超透鏡的設(shè)計與仿真。我們提供特色工藝的半導(dǎo)體芯片集成電路版圖、IP和PDK工程服務(wù)，廣泛服務(wù)于光通訊、光計算、光量子通信和微納光子器件領(lǐng)域的頭部客戶。逍遙科技與國內(nèi)外晶圓代工廠及硅光/MEMS中試線合作，推動特色工藝半導(dǎo)體產(chǎn)業(yè)鏈發(fā)展，致力于為客戶提供前沿技術(shù)與服務(wù)。
) V7 h/ r& g- M# x' n' M
http://www.latitudeda.com/
1 i. F& s& w+ o. n7 g3 e( W（點擊上方名片關(guān)注我們，發(fā)現(xiàn)更多精彩內(nèi)容）