先進(jìn)半導(dǎo)體封裝的趨勢(shì)與技術(shù)

逍遙設(shè)計(jì)自動(dòng)化

引言
半導(dǎo)體行業(yè)正在快速發(fā)展，主要由多個(gè)應(yīng)用領(lǐng)域?qū)Ω�高性能、更低功耗和小型化的需求�?qū)動(dòng)。先進(jìn)封裝技術(shù)在滿足這些需求方面發(fā)揮著關(guān)鍵作用，通過實(shí)現(xiàn)多樣化組件的異構(gòu)集成。本文以參考文獻(xiàn)為基礎(chǔ)概述了先進(jìn)半導(dǎo)體封裝的主要趨勢(shì)和技術(shù)[1]，非最新的信息，但可以見到技術(shù)的連續(xù)演進(jìn)，當(dāng)年的預(yù)測(cè)依然正確。
; h6 I/ |8 |2 u# h/ _2 t
# T+ Y/ e# v7 a+ C5 F' L. u
* d- F8 l% K5 y驅(qū)動(dòng)因素和應(yīng)用
推動(dòng)半導(dǎo)體行業(yè)增長(zhǎng)的幾個(gè)主要應(yīng)用包括：
( j  A/ @- P2 t4 f7 U6 V9 u/ R

移動(dòng)設(shè)備

高性能計(jì)算

自動(dòng)駕駛汽車

物聯(lián)網(wǎng)（IoT）

大數(shù)據(jù)和云計(jì)算

邊緣計(jì)算
0 ^/ r7 o( ^3 R3 {5 l6 O" g& s
0 e  A; `8 r5 R: K% }3 t這些應(yīng)用由人工智能和5G通信等系統(tǒng)技術(shù)驅(qū)動(dòng)因素推動(dòng)。為支持這些應(yīng)用，先進(jìn)封裝技術(shù)必須提供：
0 l' b! e  t1 u8 N

更高密度的集成

改善電氣和熱性能

降低成本

加快上市時(shí)間


# l8 G4 x  }9 Z% b
) M6 S; M4 `! i2 b7 c圖1：各種先進(jìn)封裝技術(shù)的性能和密度比較
% Q- T6 a* o) H' x8 \
主要先進(jìn)封裝技術(shù)
1. 扇出型晶圓級(jí)封裝（FOWLP）
FOWLP通過將芯片嵌入模塑料中并形成重布線層（RDL）來擴(kuò)展傳統(tǒng)的晶圓級(jí)封裝，從而扇出連接。這允許在更小的形狀因子中實(shí)現(xiàn)更高的I/O密度。

% w  q' a5 L2 ?
圖2：采用芯片優(yōu)先、面朝下方法的扇出型晶圓級(jí)封裝橫截面

+ j6 \, \; l; X2 B/ {! R& R2. 使用中介層的2.5D集成
" t& ]( ~4 P' R) U8 z9 A, M2.5D集成使用帶有硅通孔（TSV）的硅中介層來連接多個(gè)并排的芯片。這實(shí)現(xiàn)了高帶寬的芯片間連接。
3 [" F& T; \2 {8 u# C7 r8 L
/ J/ A# _+ o) F1 P, k7 ?6 K
圖3：臺(tái)積電的局部硅互連（LSI）技術(shù)，用于2.5D集成

' f8 ~. s8 H9 i# F3. 使用TSV的3D集成
3D集成使用TSV垂直堆疊多個(gè)芯片進(jìn)行芯片間連接。這提供了最高的集成密度，但面臨熱管理和良率方面的挑戰(zhàn)。

4. Chiplet架構(gòu)
- Y9 E5 K/ H+ C  A8 b2 J2 ?6 }Chiplet涉及將大型系統(tǒng)級(jí)芯片（SoC）設(shè)計(jì)分割成更小的芯片，然后使用先進(jìn)封裝進(jìn)行集成。這改善了良率并允許混合使用不同的制程節(jié)點(diǎn)。
7 j* j8 l% W+ t" Z, y; s
  B& E5 ?& z1 `2 f
圖4：AMD和英特爾基于Chiplet的處理器示例

5. 混合鍵合
混合鍵合實(shí)現(xiàn)了芯片之間在非常精細(xì)間距下直接銅對(duì)銅鍵合，無需使用微凸點(diǎn)。這為芯片到芯片的集成提供了最高的互連密度。

$ h2 S3 A" v# a: ~/ I) k9 |0 o' W* M圖5：微凸點(diǎn)鍵合和混合鍵合方法的比較
) v- [+ @8 @* O$ b0 Q, z3 t1 h1 V
8 U$ ~7 k5 j3 r6 V6 N關(guān)鍵封裝工藝
+ q: f; b3 h9 l3 r8 ]- w% r( S; k幾種關(guān)鍵工藝技術(shù)促進(jìn)了先進(jìn)封裝：
4 |, z1 Q1 Z7 P  |( c2 W1. 晶圓凸點(diǎn)制作
晶圓凸點(diǎn)制作在芯片切割之前在晶圓上形成互連結(jié)構(gòu)。常見的凸點(diǎn)類型包括：
* K4 y& l* R' K; N' Q% ?4 Z

焊料凸點(diǎn)（C4）

帶焊料帽的銅柱（C2）

6 F# O# t; Y& V
圖6：C4和C2晶圓凸點(diǎn)制作的工藝流程
7 Y% s5 f% A/ S" T9 E+ d) U
7 v+ _4 k1 X6 u2. 芯片貼裝和互連
9 [! y* W7 r! K2 K% Q* m; j7 y( U將芯片連接到基板或其他芯片的方法包括：
) R" r4 u5 G2 R7 q+ C/ t

焊料凸點(diǎn)的回流

熱壓鍵合（TCB）

混合鍵合

3. 底填
底填材料被注入以填充芯片和基板之間的間隙，保護(hù)互連。

/ T: t6 Z; Y8 {; G3 ?- V4. 重布線層（RDL）形成
RDL在芯片表面重新布線連接。主要RDL工藝包括：
8 N- p4 T3 l. E' N$ W; n) d

光刻

電鍍

蝕刻

5. 模塑
模塑料封裝芯片和互連以提供保護(hù)。方法包括：

傳遞模塑

壓縮模塑
: {) G& G/ Q2 \( I# Z# a1 {
先進(jìn)封裝趨勢(shì)
" Z. X/ [1 `" b1. 更精細(xì)的互連間距
互連間距持續(xù)縮小以實(shí)現(xiàn)更高密度的集成：
8 S1 U0 m5 J- M' s$ Y, O4 w翻轉(zhuǎn)芯片凸點(diǎn)間距：最小50μm
8 Y; |$ G, l6 s' w7 n, e$ A% Z! Y微凸點(diǎn)間距：最小20μm
混合鍵合間距：
2 a6 T$ _, k4 \; F( g1 Z
2. 面板級(jí)封裝
' g- T0 k# C: G; f2 u從晶圓級(jí)到面板級(jí)處理的轉(zhuǎn)變實(shí)現(xiàn)了更大的制造規(guī)模和更低的成本。

) t. Y: t1 i! l5 [" x) m: N3. 先進(jìn)基板
具有精細(xì)線/空間和嵌入式元件的有機(jī)基板正在實(shí)現(xiàn)更高密度的封裝。
0 x/ k' Q: v7 Y. }: M! f9 z+ x3 E
' o# u5 \0 H' v; @! b+ ]0 E4. Chiplet集成
6 M0 r- ?: L6 \6 y作為單片SoC的替代方案，Chiplet的異構(gòu)集成正在增長(zhǎng)。
* `5 F  t+ ^0 d2 h/ U( _
5. 光電共封裝 （Co-Packaged Optics)
8 X/ j) Y% q0 a在封裝中集成光學(xué)元件正在實(shí)現(xiàn)更高帶寬的互連。
. T0 e4 k5 ?0 k
9 I8 s4 Y; V! k$ K6. 先進(jìn)熱管理
正在開發(fā)微流體等新型冷卻解決方案來解決熱挑戰(zhàn)。

, Y, o% N6 Y5 ]# h3 y7 ?) g8 t
1 W3 Z1 ^9 o$ K$ j可靠性考慮
4 Y5 R) _2 N( S3 T# S0 s  w, z隨著封裝變得更加復(fù)雜，確保可靠性變得重要。主要可靠性問題包括：
, W  b  Y/ A& h6 s

互連的熱循環(huán)疲勞

跌落沖擊抵抗

濕敏性

電遷移

應(yīng)力引起的翹曲

  `; V5 g4 @* i8 q: W需要先進(jìn)的建模和測(cè)試方法來預(yù)測(cè)和改善封裝可靠性。
  B9 l! j, I4 B

圖7：與單片設(shè)計(jì)相比，Chiplet方法對(duì)芯片良率的影響

材料開發(fā)
新材料對(duì)實(shí)現(xiàn)先進(jìn)封裝很重要，包括：

用于高頻應(yīng)用的低損耗介電材料

低熱膨脹系數(shù)模塑料

精細(xì)間距底填材料

低溫焊料

用于RDL的光敏介電材料
+ |8 E/ M# z5 `* s& @


5 o: W' X% U; j% Q圖8：封裝材料介電損耗（Df）的路線圖


圖9：封裝材料介電常數(shù)（Dk）的路線圖
) L9 m6 G; w8 _' k9 V
未來展望
/ t3 O" y5 {/ d$ T" y" M. M先進(jìn)封裝將繼續(xù)在推動(dòng)半導(dǎo)體創(chuàng)新方面發(fā)揮關(guān)鍵作用。需要關(guān)注的關(guān)鍵領(lǐng)域包括：

晶圓級(jí)、面板級(jí)和PCB技術(shù)的融合

Chiplet和芯片分解的增加采用

超越焊料和銅的新型互連技術(shù)

芯片和封裝的協(xié)同設(shè)計(jì)

石墨烯等新材料的集成

嵌入式冷卻解決方案

用于封裝設(shè)計(jì)和優(yōu)化的人工智能
' S9 L' o4 X* B4 i/ D3 \$ [
隨著封裝變得更加復(fù)雜并對(duì)整體系統(tǒng)性能更加重要，芯片設(shè)計(jì)師、封裝設(shè)計(jì)師和材料供應(yīng)商之間的更密切合作將變得不可或缺。
1 O% t0 N6 C- j: Y% m" J1 t

結(jié)論
8 Q6 J% A" e  c先進(jìn)封裝正在快速發(fā)展以滿足下一代電子系統(tǒng)的需求。扇出型封裝、2.5D和3D集成以及Chiplet等技術(shù)正在實(shí)現(xiàn)前所未有的異構(gòu)集成水平。在材料、工藝和架構(gòu)方面持續(xù)創(chuàng)新對(duì)于克服挑戰(zhàn)和實(shí)現(xiàn)先進(jìn)封裝在未來應(yīng)用中的全部潛力將非常重要。


參考文獻(xiàn)
J. H. Lau, "Semiconductor Advanced Packaging," Singapore: Springer Nature Singapore Pte Ltd., 2021.


& {" o% g" w  P6 W0 M: V7 S$ j
0 O* s3 C* M1 }- END -

軟件申請(qǐng)我們歡迎化合物/硅基光電子芯片的研究人員和工程師申請(qǐng)?bào)w驗(yàn)免費(fèi)版PIC Studio軟件。無論是研究還是商業(yè)應(yīng)用，PIC Studio都可提升您的工作效能。
% D1 C2 w* T5 P: d% w; R: c9 Z點(diǎn)擊左下角"閱讀原文"馬上申請(qǐng)

7 A# h7 ^5 C  V; W9 @5 f歡迎轉(zhuǎn)載
+ p% n* E! R4 r& @# A
轉(zhuǎn)載請(qǐng)注明出處，請(qǐng)勿修改內(nèi)容和刪除作者信息！

  d2 l7 _( x8 c+ T. Z4 K8 N4 F
( n4 {2 F4 [. G


, m$ V- J7 i3 q  X- o+ e關(guān)注我們

: ?; z7 o- k2 M  ]

; e1 g; n. L- G$ \

8 q" ^% M$ {' R3 X ( r9 B) J' ^0 j

1 S  b+ ?" M( v

                     

0 t6 g* X; h/ x# q: ^  G. N# Y7 Y2 ?



$ u7 I1 w- u4 v% ~6 _
" ~2 c3 q9 b/ W" l0 D關(guān)于我們：
+ y: Y& K3 Z. ~1 j2 n深圳逍遙科技有限公司（Latitude Design Automation Inc.）是一家專注于半導(dǎo)體芯片設(shè)計(jì)自動(dòng)化（EDA）的高科技軟件公司。我們自主開發(fā)特色工藝芯片設(shè)計(jì)和仿真軟件，提供成熟的設(shè)計(jì)解決方案如PIC Studio、MEMS Studio和Meta Studio，分別針對(duì)光電芯片、微機(jī)電系統(tǒng)、超透鏡的設(shè)計(jì)與仿真。我們提供特色工藝的半導(dǎo)體芯片集成電路版圖、IP和PDK工程服務(wù)，廣泛服務(wù)于光通訊、光計(jì)算、光量子通信和微納光子器件領(lǐng)域的頭部客戶。逍遙科技與國(guó)內(nèi)外晶圓代工廠及硅光/MEMS中試線合作，推動(dòng)特色工藝半導(dǎo)體產(chǎn)業(yè)鏈發(fā)展，致力于為客戶提供前沿技術(shù)與服務(wù)。

http://www.latitudeda.com/
（點(diǎn)擊上方名片關(guān)注我們，發(fā)現(xiàn)更多精彩內(nèi)容）