|
引言% U& i0 h9 i: w. v Y, i8 f( k1 O' Z
半導體行業(yè)正在快速發(fā)展,主要由多個應用領域對更高性能、更低功耗和小型化的需求驅動。先進封裝技術在滿足這些需求方面發(fā)揮著關鍵作用,通過實現多樣化組件的異構集成。本文以參考文獻為基礎概述了先進半導體封裝的主要趨勢和技術[1],非最新的信息,但可以見到技術的連續(xù)演進,當年的預測依然正確。
9 _8 L: [! U$ ~) E% Y- e
! \0 O& S* M) A6 M" g: |% L6 H
1 }1 {- V/ y1 i+ Q9 r驅動因素和應用- e, x# h1 K, N
推動半導體行業(yè)增長的幾個主要應用包括:1 o9 I2 E" D) }$ Y. f
移動設備高性能計算自動駕駛汽車物聯網(IoT)大數據和云計算邊緣計算
3 f# _+ _2 c# Y9 ^
: k: ^& S0 L! j/ d" q y$ V這些應用由人工智能和5G通信等系統技術驅動因素推動。為支持這些應用,先進封裝技術必須提供:
4 K' v8 y o- h2 x更高密度的集成改善電氣和熱性能降低成本加快上市時間+ V' ~1 N4 d, @
+ D; q4 G, L4 Z; D8 }# z, g' r# k# v3 W }1 F% `, n
m1hcjlo34rd64021075557.png (228.3 KB, 下載次數: 1)
下載附件
保存到相冊
m1hcjlo34rd64021075557.png
2024-9-19 13:41 上傳
: l5 u7 D2 J: @, L2 [圖1:各種先進封裝技術的性能和密度比較3 H$ b6 P1 B; W* x1 h
& b1 U& ?. s3 G' ?: P8 E$ }7 C p
主要先進封裝技術* f$ c S% B$ A9 L( ^4 @% h4 x+ s
1. 扇出型晶圓級封裝(FOWLP)4 }# [. D$ K. K5 ]
FOWLP通過將芯片嵌入模塑料中并形成重布線層(RDL)來擴展傳統的晶圓級封裝,從而扇出連接。這允許在更小的形狀因子中實現更高的I/O密度。
% c5 _' ^" I* }8 ^8 }5 \5 c8 c1 @! p$ x2 {3 _' q- [
o5y4ckhxpk064021075658.png (360.37 KB, 下載次數: 1)
下載附件
保存到相冊
o5y4ckhxpk064021075658.png
2024-9-19 13:41 上傳
6 a p* {" ?5 k' N' O5 C5 L1 j) Q, h5 |圖2:采用芯片優(yōu)先、面朝下方法的扇出型晶圓級封裝橫截面8 u- z: ~( T; ?8 J* n' @" m
' _* O" P. B& r$ _# T2. 使用中介層的2.5D集成
8 m; o& Y; ?4 |: O( d0 O# Y& h2.5D集成使用帶有硅通孔(TSV)的硅中介層來連接多個并排的芯片。這實現了高帶寬的芯片間連接。, w5 c. V- D8 N# \
+ q8 j$ x3 [1 m5 Q& ~ ]; U
rlkt3dvqe3t64021075758.png (415.26 KB, 下載次數: 2)
下載附件
保存到相冊
rlkt3dvqe3t64021075758.png
2024-9-19 13:41 上傳
8 M5 H' C$ o8 ^% j# I
圖3:臺積電的局部硅互連(LSI)技術,用于2.5D集成2 p7 ]; G' {6 n$ `& f* j4 P3 a
% [* z2 H1 a/ D3. 使用TSV的3D集成% e$ K3 i' ^7 T; o; o" f6 N
3D集成使用TSV垂直堆疊多個芯片進行芯片間連接。這提供了最高的集成密度,但面臨熱管理和良率方面的挑戰(zhàn)。* Z( z7 T; e, v: A( F
+ Q3 p6 d/ M5 b) X% N4. Chiplet架構, [* I7 v: r* O: N
Chiplet涉及將大型系統級芯片(SoC)設計分割成更小的芯片,然后使用先進封裝進行集成。這改善了良率并允許混合使用不同的制程節(jié)點。; _/ } X, [6 u3 {: W" U' A
- v' f, k7 z& h
onxdyzmkwoh64021075858.png (530.01 KB, 下載次數: 1)
下載附件
保存到相冊
onxdyzmkwoh64021075858.png
2024-9-19 13:41 上傳
( L0 j* Q ^; I# r+ X0 c8 M圖4:AMD和英特爾基于Chiplet的處理器示例
, P' c/ x! q& D
& I1 I0 M4 j- N8 c5. 混合鍵合5 @7 g$ m8 {, h8 p
混合鍵合實現了芯片之間在非常精細間距下直接銅對銅鍵合,無需使用微凸點。這為芯片到芯片的集成提供了最高的互連密度。$ I! J3 Y3 o+ O
hrqm2f5osbp64021075958.png (326.96 KB, 下載次數: 2)
下載附件
保存到相冊
hrqm2f5osbp64021075958.png
2024-9-19 13:41 上傳
& e" b, C; o5 P% C+ u- j0 b圖5:微凸點鍵合和混合鍵合方法的比較
% Z* _5 U2 B$ [8 M1 b7 a: U
Q1 d& o% R6 y2 z4 G關鍵封裝工藝6 f3 v e; _- T7 [4 M9 k- Z
幾種關鍵工藝技術促進了先進封裝:. Y C) p+ W4 I$ d% T; V6 R
1. 晶圓凸點制作9 x6 B# h3 P2 ?- @5 Y" X5 a, R+ {
晶圓凸點制作在芯片切割之前在晶圓上形成互連結構。常見的凸點類型包括:& k9 f6 b: v& i/ s! j5 f, X
焊料凸點(C4)帶焊料帽的銅柱(C2)
# l1 O- [) i" t0 t* a O! G0 s
( p# _* X! ~$ ~' t& Z2 i, u
wogwuvl344s64021076058.png (521.38 KB, 下載次數: 2)
下載附件
保存到相冊
wogwuvl344s64021076058.png
2024-9-19 13:41 上傳
9 g8 x8 ?' e1 ?1 q0 y$ B2 l1 t
圖6:C4和C2晶圓凸點制作的工藝流程
. A' M' w% ^( Z- @5 r$ h
9 _5 }+ k* J) B+ s, B* \; n% e, i( F2. 芯片貼裝和互連$ w& g, Q3 U: e% |
將芯片連接到基板或其他芯片的方法包括:
% ?* q# L; O8 x4 P ?& H焊料凸點的回流熱壓鍵合(TCB)混合鍵合 _. C! v D* S6 X! w! o4 {
: A& L3 M {- r+ g4 M
3. 底填
! {2 }( Z0 ]+ i8 |; d底填材料被注入以填充芯片和基板之間的間隙,保護互連。8 G1 b, M) g; v3 W, Q
z: o9 ]+ E3 {' I4. 重布線層(RDL)形成
9 i. p- A. Z: E/ k( C1 \& a; ^1 VRDL在芯片表面重新布線連接。主要RDL工藝包括:
/ W$ K! h% Y! s# D" v& ^光刻電鍍蝕刻
6 U' |3 L/ n) ?& o' ], \" |3 ]/ G& S& ^+ A! F; g. j6 _
5. 模塑4 s' n: x1 `$ O
模塑料封裝芯片和互連以提供保護。方法包括:6 B, y" | a/ y8 S# [" F
傳遞模塑壓縮模塑
) N4 Z4 d% E1 H3 @9 h2 f g5 O T' b- P: @; L3 a6 z
先進封裝趨勢
S5 C) a: s# H& h2 z0 |1. 更精細的互連間距
' B* O( I% K$ m0 ]互連間距持續(xù)縮小以實現更高密度的集成:( q2 [8 O# T% t; O
翻轉芯片凸點間距:最小50μm
+ ~1 o% N; S5 q& v$ `- q1 B- r微凸點間距:最小20μm
, t1 ^& h* _/ x% W4 ^4 h混合鍵合間距:2 _' d0 L, b/ n0 {5 y8 {2 g! i: Z
: N. X0 W2 e' {$ p2. 面板級封裝' [% f5 ]0 W i6 L
從晶圓級到面板級處理的轉變實現了更大的制造規(guī)模和更低的成本。
& l* c* q. q6 [( |' d
z. b5 j# v5 I3. 先進基板
8 Q; s' R3 L4 x& y3 Q* f具有精細線/空間和嵌入式元件的有機基板正在實現更高密度的封裝。
) x( o0 [6 X0 c {# {# D1 ^. x+ O: Z) L: i, i
4. Chiplet集成$ n3 `! _2 ], G% Z- }. B9 W+ @
作為單片SoC的替代方案,Chiplet的異構集成正在增長。) [# `9 j- N! `
' M3 t* c" g2 _' Y" z1 K6 i X8 k
5. 光電共封裝 (Co-Packaged Optics)( J) S+ V* _$ ^( N7 S/ `
在封裝中集成光學元件正在實現更高帶寬的互連。, g; N% \: @8 x X
4 [& J. o) G' s; t: ?8 l6. 先進熱管理" \! B! n2 }2 c# D7 D" L. l
正在開發(fā)微流體等新型冷卻解決方案來解決熱挑戰(zhàn)。) S5 ]" |3 K0 D' \. f3 p2 z F
% Z2 r. V, T# w' w
1 u7 s' q# L5 j" J可靠性考慮4 L6 g6 I, j# A# p( O* L
隨著封裝變得更加復雜,確?煽啃宰兊弥匾。主要可靠性問題包括:
1 g; k! |6 ~# K. H1 q互連的熱循環(huán)疲勞跌落沖擊抵抗濕敏性電遷移應力引起的翹曲/ z+ Q' K0 f8 I2 e7 O
: \+ v! Q' f0 G4 G
需要先進的建模和測試方法來預測和改善封裝可靠性。 O' @' P( L$ d8 p2 a5 X0 ]' {
2 X4 B- F; m* F1 K" h
msg2mb5m4eg64021076158.png (277.23 KB, 下載次數: 0)
下載附件
保存到相冊
msg2mb5m4eg64021076158.png
2024-9-19 13:41 上傳
( y) L6 r9 T7 _5 _6 c7 e
圖7:與單片設計相比,Chiplet方法對芯片良率的影響6 c/ p3 g9 D: Y8 r- E- Q% V+ K
9 u5 U- [ G- B8 W) w/ O材料開發(fā)
. E Z# d9 o8 s# l+ f! u新材料對實現先進封裝很重要,包括:2 }& B% S* D9 O O6 D" f" A
用于高頻應用的低損耗介電材料低熱膨脹系數模塑料精細間距底填材料低溫焊料用于RDL的光敏介電材料4 F5 O( \) R, P; N" g# r$ f, R% x
; v9 Z, T2 Z5 z/ I! a7 c
, L0 J! f0 e% V: P- L
ih0qlfypweu64021076259.png (117.57 KB, 下載次數: 2)
下載附件
保存到相冊
ih0qlfypweu64021076259.png
2024-9-19 13:41 上傳
' O; p3 P$ L! s圖8:封裝材料介電損耗(Df)的路線圖
- `# c o: p T) N% r7 J/ l2 d% o8 h; x2 P$ h& Y! F# G
0prr44lip4j64021076359.png (62.75 KB, 下載次數: 1)
下載附件
保存到相冊
0prr44lip4j64021076359.png
2024-9-19 13:41 上傳
( Q4 m* m3 h0 x, K M圖9:封裝材料介電常數(Dk)的路線圖
1 C) Z. M/ Z$ L, @. U! L. d* N! h# n; D; z( `/ S1 E2 p
未來展望
' d1 Z, C: j* i% B& M先進封裝將繼續(xù)在推動半導體創(chuàng)新方面發(fā)揮關鍵作用。需要關注的關鍵領域包括:
, R' r- U6 F ^) A晶圓級、面板級和PCB技術的融合Chiplet和芯片分解的增加采用超越焊料和銅的新型互連技術芯片和封裝的協同設計石墨烯等新材料的集成嵌入式冷卻解決方案用于封裝設計和優(yōu)化的人工智能
8 v1 k. x3 z h5 W* e4 w/ ]
% e& N+ c2 t9 m隨著封裝變得更加復雜并對整體系統性能更加重要,芯片設計師、封裝設計師和材料供應商之間的更密切合作將變得不可或缺。
' |, Q* L# P P" i: e: c9 B& u
% ~ i# I* M0 s; u
結論3 {6 t% B1 c4 S% f' \
先進封裝正在快速發(fā)展以滿足下一代電子系統的需求。扇出型封裝、2.5D和3D集成以及Chiplet等技術正在實現前所未有的異構集成水平。在材料、工藝和架構方面持續(xù)創(chuàng)新對于克服挑戰(zhàn)和實現先進封裝在未來應用中的全部潛力將非常重要。
! u) i2 h1 _# U7 b0 K' F6 X3 B
0 K+ g) a0 [9 x: k' s' q
+ O8 ?! E: ]0 r; e參考文獻+ K0 p, w+ f1 u; U9 s
J. H. Lau, "Semiconductor Advanced Packaging," Singapore: Springer Nature Singapore Pte Ltd., 2021.) M0 A, j g8 M, L x
& @# w! g* G! D: C2 v* U. c, R7 C# H2 V0 P% |, O/ v g
. K$ l) T+ R0 n7 g- END -* c2 ^) y' h# m- |. M
4 W7 [& ?% k, C. B
軟件申請我們歡迎化合物/硅基光電子芯片的研究人員和工程師申請體驗免費版PIC Studio軟件。無論是研究還是商業(yè)應用,PIC Studio都可提升您的工作效能。& y# R' s0 N* s1 @9 P5 a
點擊左下角"閱讀原文"馬上申請
1 N0 |% O( Y9 d; X# b- n
t7 y) Q8 j5 ]9 n; V6 ]歡迎轉載
& s- A$ `4 ^) w# P4 Z2 q# V6 t0 C/ U4 e0 }* A
轉載請注明出處,請勿修改內容和刪除作者信息!
" y7 ]/ h$ T' @4 ?8 w; i" Y v
) y/ Y5 e! A2 y* ?5 v7 e9 B. q: |/ D, z' l X
$ S: M C s/ E0 s( {
bymdsbxqj1264021076459.gif (16.04 KB, 下載次數: 0)
下載附件
保存到相冊
bymdsbxqj1264021076459.gif
2024-9-19 13:41 上傳
: y6 |8 I2 w- r0 L
1 h: }5 H9 d) w1 W$ H- D( O3 o+ E
關注我們' S1 \2 P) x1 D9 E- d- i) G
6 Q5 {1 _1 ^. B2 J3 w
5 b( ~+ j& r& k0 T5 G
g5kfzso45ig64021076559.png (31.33 KB, 下載次數: 0)
下載附件
保存到相冊
g5kfzso45ig64021076559.png
2024-9-19 13:41 上傳
- u* X; ]! X8 \. S |
5 y! d# R1 P& {* L; j6 R4 q
dbqstx4jawm64021076659.png (82.79 KB, 下載次數: 0)
下載附件
保存到相冊
dbqstx4jawm64021076659.png
2024-9-19 13:41 上傳
$ e! {7 }" ^+ r: m- |+ S; q1 { |
' H0 T" E- x8 ]2 A' }9 f
ap5f34j0ntt64021076759.png (21.52 KB, 下載次數: 1)
下載附件
保存到相冊
ap5f34j0ntt64021076759.png
2024-9-19 13:41 上傳
8 W5 h6 v! t% A; S+ P( S1 z% ? |
' Y) Q3 P" E$ V$ c* a* t
0 o$ b4 ^" u5 h3 m2 a+ S$ ~! N' i W5 } N9 i# P& l
% ~5 H ]" U2 U- K; f3 y6 O3 x! q; N7 m; h: J
- G u" v0 x6 C2 m; P1 ]" ^) G9 C, k* v9 j. s
關于我們:
^8 \& W+ U$ w深圳逍遙科技有限公司(Latitude Design Automation Inc.)是一家專注于半導體芯片設計自動化(EDA)的高科技軟件公司。我們自主開發(fā)特色工藝芯片設計和仿真軟件,提供成熟的設計解決方案如PIC Studio、MEMS Studio和Meta Studio,分別針對光電芯片、微機電系統、超透鏡的設計與仿真。我們提供特色工藝的半導體芯片集成電路版圖、IP和PDK工程服務,廣泛服務于光通訊、光計算、光量子通信和微納光子器件領域的頭部客戶。逍遙科技與國內外晶圓代工廠及硅光/MEMS中試線合作,推動特色工藝半導體產業(yè)鏈發(fā)展,致力于為客戶提供前沿技術與服務。5 ]8 V( Y8 G) J* m3 W- E
3 [# P) }- J% e* ohttp://www.latitudeda.com/
& i! E; U- b/ C9 N7 h- _0 S, g(點擊上方名片關注我們,發(fā)現更多精彩內容) |
|