先進(jìn)半導(dǎo)體封裝的趨勢(shì)與技術(shù)

逍遙設(shè)計(jì)自動(dòng)化

引言
2 @  e2 a; R; S半導(dǎo)體行業(yè)正在快速發(fā)展，主要由多個(gè)應(yīng)用領(lǐng)域?qū)Ω�高性能、更低功耗和小型化的需求�?qū)動(dòng)。先進(jìn)封裝技術(shù)在滿足這些需求方面發(fā)揮著關(guān)鍵作用，通過實(shí)現(xiàn)多樣化組件的異構(gòu)集成。本文以參考文獻(xiàn)為基礎(chǔ)概述了先進(jìn)半導(dǎo)體封裝的主要趨勢(shì)和技術(shù)[1]，非最新的信息，但可以見到技術(shù)的連續(xù)演進(jìn)，當(dāng)年的預(yù)測(cè)依然正確。


驅(qū)動(dòng)因素和應(yīng)用
( j( X* u  c- m1 l; |5 S6 e推動(dòng)半導(dǎo)體行業(yè)增長(zhǎng)的幾個(gè)主要應(yīng)用包括：
" \% w7 c- P4 @1 V" Y# c! G

移動(dòng)設(shè)備

高性能計(jì)算

自動(dòng)駕駛汽車

物聯(lián)網(wǎng)（IoT）

大數(shù)據(jù)和云計(jì)算

邊緣計(jì)算

- k$ {3 P4 u' A, D; i2 K$ @0 j* K這些應(yīng)用由人工智能和5G通信等系統(tǒng)技術(shù)驅(qū)動(dòng)因素推動(dòng)。為支持這些應(yīng)用，先進(jìn)封裝技術(shù)必須提供：
6 q% A( T+ A+ j" Z6 R2 X9 e

更高密度的集成

改善電氣和熱性能

降低成本

加快上市時(shí)間


8 ?( v  c( }  m9 e* q
! x# o5 a* I8 `2 @  x圖1：各種先進(jìn)封裝技術(shù)的性能和密度比較

, M2 J" J' r( R: g& `/ a主要先進(jìn)封裝技術(shù)
1. 扇出型晶圓級(jí)封裝（FOWLP）
8 I4 K6 ~- b4 o0 V. hFOWLP通過將芯片嵌入模塑料中并形成重布線層（RDL）來擴(kuò)展傳統(tǒng)的晶圓級(jí)封裝，從而扇出連接。這允許在更小的形狀因子中實(shí)現(xiàn)更高的I/O密度。

) ]: Q1 }& F6 D) B$ A. X
" L5 S: m: S! }! }; C1 M7 E圖2：采用芯片優(yōu)先、面朝下方法的扇出型晶圓級(jí)封裝橫截面

2. 使用中介層的2.5D集成
& \' K* c+ F4 [. D% Q- h; X: G/ X2.5D集成使用帶有硅通孔（TSV）的硅中介層來連接多個(gè)并排的芯片。這實(shí)現(xiàn)了高帶寬的芯片間連接。
- g+ C7 T$ j1 H0 S" {$ |+ E: K+ w$ ?
" D* C* H. U) _) i) ^. _. m
圖3：臺(tái)積電的局部硅互連（LSI）技術(shù)，用于2.5D集成

- O- L$ C  x, s8 p3. 使用TSV的3D集成
: E; X3 \2 Q; \5 T3D集成使用TSV垂直堆疊多個(gè)芯片進(jìn)行芯片間連接。這提供了最高的集成密度，但面臨熱管理和良率方面的挑戰(zhàn)。

" L* O! X6 _" j9 d4. Chiplet架構(gòu)
Chiplet涉及將大型系統(tǒng)級(jí)芯片（SoC）設(shè)計(jì)分割成更小的芯片，然后使用先進(jìn)封裝進(jìn)行集成。這改善了良率并允許混合使用不同的制程節(jié)點(diǎn)。

1 R* {" s. \" w' s7 }
9 X+ B1 o2 l! e0 x. l圖4：AMD和英特爾基于Chiplet的處理器示例

5. 混合鍵合
2 R6 R( B/ V; [混合鍵合實(shí)現(xiàn)了芯片之間在非常精細(xì)間距下直接銅對(duì)銅鍵合，無需使用微凸點(diǎn)。這為芯片到芯片的集成提供了最高的互連密度。

( s0 b8 P* `: |) \0 _+ y圖5：微凸點(diǎn)鍵合和混合鍵合方法的比較

' q! K- i6 X" Q  M' ]7 h) g! ]( F關(guān)鍵封裝工藝
8 Q  }+ u' F+ w幾種關(guān)鍵工藝技術(shù)促進(jìn)了先進(jìn)封裝：
1. 晶圓凸點(diǎn)制作
0 W0 U) B5 q9 G" N' H晶圓凸點(diǎn)制作在芯片切割之前在晶圓上形成互連結(jié)構(gòu)。常見的凸點(diǎn)類型包括：

焊料凸點(diǎn)（C4）

帶焊料帽的銅柱（C2）
9 R+ C+ [+ [2 r% n$ K9 d
3 L8 L9 ?8 m; `6 m  y
9 S* n3 }$ {5 }( u& _' Q圖6：C4和C2晶圓凸點(diǎn)制作的工藝流程

1 H, w3 _5 U# S: Q  T( I: {# m2. 芯片貼裝和互連
將芯片連接到基板或其他芯片的方法包括：

焊料凸點(diǎn)的回流

熱壓鍵合（TCB）

混合鍵合

3. 底填
底填材料被注入以填充芯片和基板之間的間隙，保護(hù)互連。

3 d% a5 [' g6 T  r. b, D4. 重布線層（RDL）形成
RDL在芯片表面重新布線連接。主要RDL工藝包括：

光刻

電鍍

蝕刻

5. 模塑
: ?( E. @, F6 ^5 E8 e& Z- Z模塑料封裝芯片和互連以提供保護(hù)。方法包括：
" p; M. ~, B  ?0 e" s6 h

傳遞模塑

壓縮模塑

先進(jìn)封裝趨勢(shì)
1. 更精細(xì)的互連間距
互連間距持續(xù)縮小以實(shí)現(xiàn)更高密度的集成：
翻轉(zhuǎn)芯片凸點(diǎn)間距：最小50μm
微凸點(diǎn)間距：最小20μm
混合鍵合間距：

2 c1 b) ?7 e2 v( c" ^: ]2. 面板級(jí)封裝
* h6 _# e$ s& ?& F5 d從晶圓級(jí)到面板級(jí)處理的轉(zhuǎn)變實(shí)現(xiàn)了更大的制造規(guī)模和更低的成本。

3. 先進(jìn)基板
具有精細(xì)線/空間和嵌入式元件的有機(jī)基板正在實(shí)現(xiàn)更高密度的封裝。

4. Chiplet集成
作為單片SoC的替代方案，Chiplet的異構(gòu)集成正在增長(zhǎng)。

% s. ~  A  P" x! Q5. 光電共封裝 （Co-Packaged Optics)
在封裝中集成光學(xué)元件正在實(shí)現(xiàn)更高帶寬的互連。

6. 先進(jìn)熱管理
! @5 h& ^; ~$ y) n正在開發(fā)微流體等新型冷卻解決方案來解決熱挑戰(zhàn)。
! k3 f7 d$ i. t" s# h& C

可靠性考慮
隨著封裝變得更加復(fù)雜，確�？煽啃宰兊弥匾�。主要可靠性問題包括：

互連的熱循環(huán)疲勞

跌落沖擊抵抗

濕敏性

電遷移

應(yīng)力引起的翹曲

( p/ d9 d* _$ M# \  z4 J需要先進(jìn)的建模和測(cè)試方法來預(yù)測(cè)和改善封裝可靠性。
5 x* H9 o" u8 m$ U
' J3 g2 \& f5 E. V+ r4 e1 y' S
% Z6 ~6 [2 z3 B" d0 [1 Z圖7：與單片設(shè)計(jì)相比，Chiplet方法對(duì)芯片良率的影響
0 T/ S) ^) x) [* s: N) P
材料開發(fā)
0 @# p/ |% _, R& O新材料對(duì)實(shí)現(xiàn)先進(jìn)封裝很重要，包括：

用于高頻應(yīng)用的低損耗介電材料

低熱膨脹系數(shù)模塑料

精細(xì)間距底填材料

低溫焊料

用于RDL的光敏介電材料
( c; Z" A0 K5 a/ h3 D7 R8 Y3 W
+ n* b7 [7 R# l, E, v) ^: B6 F' K
9 {% M9 P3 V' d7 q) B3 o
1 p: L) c( K$ ]圖8：封裝材料介電損耗（Df）的路線圖


+ C2 n) A' b% _, T% a. L圖9：封裝材料介電常數(shù)（Dk）的路線圖
  H- v# X) L) f8 O+ r
未來展望
先進(jìn)封裝將繼續(xù)在推動(dòng)半導(dǎo)體創(chuàng)新方面發(fā)揮關(guān)鍵作用。需要關(guān)注的關(guān)鍵領(lǐng)域包括：
/ F9 _4 [5 P  e, V/ c3 h

晶圓級(jí)、面板級(jí)和PCB技術(shù)的融合

Chiplet和芯片分解的增加采用

超越焊料和銅的新型互連技術(shù)

芯片和封裝的協(xié)同設(shè)計(jì)

石墨烯等新材料的集成

嵌入式冷卻解決方案

用于封裝設(shè)計(jì)和優(yōu)化的人工智能

; Y7 G: i7 Y7 P$ a2 w% X隨著封裝變得更加復(fù)雜并對(duì)整體系統(tǒng)性能更加重要，芯片設(shè)計(jì)師、封裝設(shè)計(jì)師和材料供應(yīng)商之間的更密切合作將變得不可或缺。
/ ]; a. M. ?! g2 x3 D0 j/ `

結(jié)論
% I; |3 d1 P8 R+ N' u先進(jìn)封裝正在快速發(fā)展以滿足下一代電子系統(tǒng)的需求。扇出型封裝、2.5D和3D集成以及Chiplet等技術(shù)正在實(shí)現(xiàn)前所未有的異構(gòu)集成水平。在材料、工藝和架構(gòu)方面持續(xù)創(chuàng)新對(duì)于克服挑戰(zhàn)和實(shí)現(xiàn)先進(jìn)封裝在未來應(yīng)用中的全部潛力將非常重要。
5 Q  ]8 d' o+ _) R

參考文獻(xiàn)
, t! n4 J4 h  UJ. H. Lau, "Semiconductor Advanced Packaging," Singapore: Springer Nature Singapore Pte Ltd., 2021.

. q. y' H) k8 ?
: I( B3 C/ l1 U
- END -

軟件申請(qǐng)我們歡迎化合物/硅基光電子芯片的研究人員和工程師申請(qǐng)?bào)w驗(yàn)免費(fèi)版PIC Studio軟件。無論是研究還是商業(yè)應(yīng)用，PIC Studio都可提升您的工作效能。
" S, K" X+ ]9 L) C點(diǎn)擊左下角"閱讀原文"馬上申請(qǐng)

歡迎轉(zhuǎn)載

% y. {! J% V; z  Q/ s轉(zhuǎn)載請(qǐng)注明出處，請(qǐng)勿修改內(nèi)容和刪除作者信息！
+ o$ r8 t2 X+ f6 U" x. t# _- U

: m4 M3 d; {1 h% I; m


關(guān)注我們
4 V9 N2 g3 D- V7 A  k
5 m9 d* f, F: u/ p7 ~: n; V/ r! j

% Y3 [- [, F  s. @3 _: ` ( H$ O; s1 T$ T6 Z7 E

" A5 E& \2 \! Q1 u' ~

                     
0 n" B% i  e& B: x5 B6 |$ l5 f

' |3 M- J2 ^( b2 f3 h3 Y" ?


( S' @" C/ o8 @. q  }9 \
關(guān)于我們：
/ A6 Y" b* O+ S9 l! k: h* w& B6 q深圳逍遙科技有限公司（Latitude Design Automation Inc.）是一家專注于半導(dǎo)體芯片設(shè)計(jì)自動(dòng)化（EDA）的高科技軟件公司。我們自主開發(fā)特色工藝芯片設(shè)計(jì)和仿真軟件，提供成熟的設(shè)計(jì)解決方案如PIC Studio、MEMS Studio和Meta Studio，分別針對(duì)光電芯片、微機(jī)電系統(tǒng)、超透鏡的設(shè)計(jì)與仿真。我們提供特色工藝的半導(dǎo)體芯片集成電路版圖、IP和PDK工程服務(wù)，廣泛服務(wù)于光通訊、光計(jì)算、光量子通信和微納光子器件領(lǐng)域的頭部客戶。逍遙科技與國(guó)內(nèi)外晶圓代工廠及硅光/MEMS中試線合作，推動(dòng)特色工藝半導(dǎo)體產(chǎn)業(yè)鏈發(fā)展，致力于為客戶提供前沿技術(shù)與服務(wù)。
6 G4 G3 m8 ^8 k
3 Z, J# Z1 A6 f9 @http://www.latitudeda.com/
（點(diǎn)擊上方名片關(guān)注我們，發(fā)現(xiàn)更多精彩內(nèi)容）