|
引言
* P# [& ^( j" c+ e" v數(shù)字計(jì)算、移動(dòng)性和連接性需求的不斷增長正推動(dòng)微電子行業(yè)向高度集成、微型化、高性能和低功耗的技術(shù)方向發(fā)展。隨著傳統(tǒng)摩爾定律縮放面臨挑戰(zhàn),業(yè)界正轉(zhuǎn)向替代性的先進(jìn)封裝架構(gòu)和異構(gòu)集成技術(shù)。有前景的方法是創(chuàng)建極大面積集成電路(ELAICs),也稱為"超級芯片",將多個(gè)Chiplet組合到單個(gè)封裝中,共享一個(gè)互連平臺(tái)[1]。/ _9 [5 D0 E0 ]' u1 F
cqrgwtunypp6402427433.png (70.5 KB, 下載次數(shù): 0)
下載附件
保存到相冊
cqrgwtunypp6402427433.png
2024-9-26 01:29 上傳
' [/ ?+ D# ~; Q$ @6 r5 d
8 ?$ t% N! O, g超級芯片概念' O0 a$ b9 `4 Y5 K
超級芯片方法有助于重新構(gòu)建異構(gòu)芯片拼接,開發(fā)具有所需電路密度和性能的高度復(fù)雜系統(tǒng)。這種方法允許集成多個(gè)處理器和加速器芯片,實(shí)現(xiàn)最小的芯片間距離、片上存儲(chǔ)、更高帶寬連接和改進(jìn)的熱管理。3 ~+ `& t0 B- s" h* q
xu3q235pdat6402427533.png (274.36 KB, 下載次數(shù): 1)
下載附件
保存到相冊
xu3q235pdat6402427533.png
2024-9-26 01:29 上傳
' Z9 ]# _$ U1 v' B8 l圖1:說明了超級芯片概念,比較了常規(guī)封裝(左側(cè),單個(gè)芯片附著在基板上)和超級芯片(右側(cè),所有芯片組合在單一平面上,每個(gè)芯片至少有兩個(gè)最近鄰芯片用于互連)。8 }( v0 G7 G: z7 L# i# v
" Y1 e# w" f- j5 p: k5 j2 S- u
超級芯片方法的主要優(yōu)勢包括:將已知良好的芯片組合,創(chuàng)建表現(xiàn)如同極大單一異構(gòu)芯片的系統(tǒng)提供激進(jìn)的互連間距縮放,實(shí)現(xiàn)真正的工藝節(jié)點(diǎn)互換性實(shí)現(xiàn)類似芯片的電路內(nèi)容,具有良好的芯片間平面度提供內(nèi)置散熱器,實(shí)現(xiàn)更好的熱解決方案支持混合材料構(gòu)造,具有高硅密度允許有源對有源鍵合,實(shí)現(xiàn)Chiplet的混搭通過熱效率高的硅布局處理更高的功率密度
1 R( b: [# a- O2 C D% g1 {[/ol]6 G& X$ l1 n# q' r( H. L6 v d
ELAIC制造工藝
h; g4 M9 B( A" U; G) y0 e) AELAIC制造工藝涉及幾個(gè)關(guān)鍵步驟:在處理晶圓上組裝已知良好的裸片沉積介電層形成重分布層(RDLs)通孔蝕刻和金屬沉積微凸點(diǎn)制造,用于倒裝芯片連接1 f6 b0 U/ e- @; S9 H: W
[/ol]
% t: C5 Z* v6 J. a* ?/ h: @% h4 w6 G
u3xulg1a1zo6402427633.png (470.26 KB, 下載次數(shù): 1)
下載附件
保存到相冊
u3xulg1a1zo6402427633.png
2024-9-26 01:29 上傳
5 @3 ?) b; x% ^7 f7 e
圖2:展示了ELAIC構(gòu)建的工藝流程,包括裸片放置、介電層沉積、RDL形成和微凸點(diǎn)制造。
" f3 v$ Z d' {
9 Z# b( U4 z( j$ ]; @1 TELAIC工藝的主要目標(biāo)是實(shí)現(xiàn)芯片之間的窄間隙(5-20μm),使芯片間互連長度短(50-500μm)。這種方法允許更多的物理線路用于I/O連接,從而實(shí)現(xiàn)低延遲、低功耗和高帶寬的芯片間通信。, j: I) i/ U( K9 P7 m- s2 x
" A, a( T6 U2 O; w/ {% ?, bELAIC物理特性表征
2 ]! k5 w+ u' _1 m使用多種無損分析技術(shù)來表征ELAIC器件,包括掃描電子顯微鏡(SEM)、共焦顯微鏡、X射線成像和光學(xué)顯微鏡。這些技術(shù)有助于評估關(guān)鍵制造步驟,如芯片間距離、芯片間平面度、介電層沉積、通孔形成、特征尺寸和微凸點(diǎn)制造。
0 g) Q: v0 H/ M H4 X" C# t
hy1on213gak6402427733.png (668.42 KB, 下載次數(shù): 1)
下載附件
保存到相冊
hy1on213gak6402427733.png
2024-9-26 01:29 上傳
) \& X6 z- C' @% Q; Q! Y" X
圖3:顯示了16芯片ELAIC assembly的SEM圖像,展示了填充有介電材料的窄5-20μm芯片間距離。
( g4 @* w2 V. a! Q4 o2 U* J. C3 T8 c
; \5 e/ v7 a8 V& a3 k
1sxn4mb0eb36402427834.png (761 KB, 下載次數(shù): 0)
下載附件
保存到相冊
1sxn4mb0eb36402427834.png
2024-9-26 01:29 上傳
( K0 _3 o: b- M! q# I! X圖4:呈現(xiàn)了4芯片ELAIC assembly的共焦顯微鏡數(shù)據(jù),展示了制造工藝實(shí)現(xiàn)的芯片間平面度。
' \/ x( |+ u+ \8 W" C9 c; ~* N; Y$ W: ^ f/ r* X+ F+ V9 U
電氣互連演示- t- Q' _% J K w2 _) {
為了展示ELAIC方法的電氣互連能力,在多芯片assembly上制造了無源和有源線路。
- A) p0 S% Q$ V- v0 u8 \: f- m2 z% K* K+ Q1 u; o
無源線路:/ X+ \( e$ ]) ~ o* D/ n$ m9 J! o4 }8 R
在16芯片ELAIC assembly上使用單層和雙層金屬實(shí)現(xiàn)無源電氣互連。這些互連具有1-10μm寬和5-20mm長的線路跡線,連接多個(gè)芯片。
8 b# _$ `9 R- ]) y" r4 u# w- r' [
50fm41jzdj06402427934.png (977.3 KB, 下載次數(shù): 1)
下載附件
保存到相冊
50fm41jzdj06402427934.png
2024-9-26 01:29 上傳
* _" h* A6 s1 q, p8 Y& \# D K* K1 i圖5:展示了16芯片ELAIC assembly上各種無源線路演示,包括單金屬層RDL、雙金屬層RDL和菊花鏈線路。! ~7 ~1 [: C+ ]. ~8 `& n
( z* O3 J! N6 F x# t) Y9 M
ngkqcn3op0r6402428034.png (490.23 KB, 下載次數(shù): 1)
下載附件
保存到相冊
ngkqcn3op0r6402428034.png
2024-9-26 01:29 上傳
, t1 [/ J7 A& z& r. D8 n+ c
圖6:說明了16芯片assembly上的無源互連線路演示,顯示了連接芯片的線路的光學(xué)和SEM圖像,以及測量的室溫電阻數(shù)據(jù)。
1 V5 }/ q& j' X3 `( S2 t6 U3 G: E) R# b6 w9 g
有源線路:
9 c, ]1 j; n% B# g為了評估ELAIC結(jié)構(gòu)對有源元件的適用性,將含有三層約瑟夫森結(jié)(JJs)的超導(dǎo)芯片集成到該平臺(tái)中。制造并在4.2K下測試了多個(gè)4芯片ELAIC器件,以測量JJs的I-V特性。! w/ U, B0 M: w1 e" ^
lg0jtc4pwky6402428135.png (705.47 KB, 下載次數(shù): 0)
下載附件
保存到相冊
lg0jtc4pwky6402428135.png
2024-9-26 01:29 上傳
# L( N0 z& h0 ^! r* y! O
圖7:顯示了三個(gè)10mm x 10mm ELAIC樣品連接到電路卡進(jìn)行低溫測試,以及通過Nb和金線連接芯片間JJ串聯(lián)陣列的I-V特性。
0 f3 [# k: }5 \: r3 h( Q0 e3 H+ z3 B, d% q# B1 t; @* L. v
與單芯片解決方案的比較* h+ H$ D0 p7 @, T G7 f I& S' }; L
ELAIC方法相比傳統(tǒng)單芯片解決方案具有幾個(gè)優(yōu)勢:7 v# Z+ ]+ g; @9 m0 R$ n
大面積線路的更高良率和成本效益
: @3 r2 ]2 F3 c+ f能夠混搭不同技術(shù)節(jié)點(diǎn)和功能" ? ?7 b/ C" Y: ?5 |
由于內(nèi)置散熱器效應(yīng),改善了熱管理8 u8 J' B9 M- A7 F. e
系統(tǒng)設(shè)計(jì)和優(yōu)化的靈活性更大3 B1 z/ Z t! A) f* N3 l5 w4 G7 A" I% d
[/ol]* y: y( F1 i9 r9 l% B1 b
6 ]! Q- J- o8 ?2 |& w
qk2frdwl3ky6402428235.png (963.25 KB, 下載次數(shù): 0)
下載附件
保存到相冊
qk2frdwl3ky6402428235.png
2024-9-26 01:29 上傳
L9 i" ^- l0 t+ s& a- }; u3 s( H圖8:比較了單個(gè)20mm x 20mm芯片與等效的ELAIC assembly(由16個(gè)5mm x 5mm Chiplet重新組合而成),顯示了兩種配置的光學(xué)和X射線圖像。
) n; I' Q5 O( w, M
9 M9 s; }1 Q0 \, c倒裝芯片ELAIC* U. c1 V& F/ o9 E K5 ^6 ?. {8 {
ELAIC概念可以擴(kuò)展到倒裝芯片鍵合,提供額外優(yōu)勢:各種成像應(yīng)用的低成本多芯片讀出IC assembly引入倒裝芯片無硅有源/無源橋接,用于芯片間連接熱優(yōu)化的硅布局良率和節(jié)點(diǎn)優(yōu)化帶來的成本效益- R4 q8 l: T/ H' `: L; v
[/ol]
& K% c, p, g3 R% t
5 x0 \! y% v" a) @% W6 w
xwgwwpn050k6402428335.png (696.98 KB, 下載次數(shù): 1)
下載附件
保存到相冊
xwgwwpn050k6402428335.png
2024-9-26 01:29 上傳
- C! ]: U2 w! ]9 }/ q$ I- K0 H圖9:演示了倒裝芯片ELAIC概念,顯示了20mm x 20mm 16芯片ELAIC、倒裝芯片鍵合版本,以及從倒裝芯片裸片刻蝕掉硅的無硅倒裝芯片ELAIC。) W' k$ k7 ?, G2 r- i. y
9 w6 G; P$ C9 d( |' \
wljmkgk01pu6402428435.png (529.3 KB, 下載次數(shù): 1)
下載附件
保存到相冊
wljmkgk01pu6402428435.png
2024-9-26 01:29 上傳
/ M# K9 R: x i( |* Z7 u0 ~$ k; K0 B
圖10:展示了由十六個(gè)20mm x 20mm芯片組成的80mm x 80mm超級芯片,以及倒裝芯片鍵合版本和說明通過倒裝芯片裸片進(jìn)行芯片間連接選項(xiàng)的示意圖。
( N4 n/ I2 t L
( S8 O5 U1 u1 r& M& ?2 ^應(yīng)用和未來展望# f- x W$ `+ T
ELAIC方法適用于多種應(yīng)用,包括:用于人工智能和深度學(xué)習(xí)的高性能計(jì)算(HPC)系統(tǒng)超導(dǎo)經(jīng)典和量子計(jì)算大格式數(shù)字像素焦平面陣列光電子集成芯片拼接毫米波相控陣?yán)走_(dá)陣列% g N N3 q& Z1 O4 N5 o1 M# f
[/ol]- }5 H b( O4 j; s. e6 Z
隨著對更復(fù)雜和強(qiáng)大計(jì)算系統(tǒng)需求的持續(xù)增長,超級芯片概念為克服傳統(tǒng)單芯片設(shè)計(jì)的限制提供了有希望的解決方案。通過實(shí)現(xiàn)具有高密度互連和改進(jìn)熱管理的異構(gòu)Chiplet集成,ELAICs為下一代計(jì)算架構(gòu)鋪設(shè)了基礎(chǔ),可以滿足人工智能、量子計(jì)算等新興應(yīng)用的挑戰(zhàn)。6 g; C' E! O1 G6 W- ]" A7 s' m
& J2 c) V8 L" D3 v
ELAIC技術(shù)的持續(xù)發(fā)展可能會(huì)集中在進(jìn)一步減小芯片間距離、提高互連密度和優(yōu)化熱管理策略上。隨著這種方法的成熟,有潛力徹底改變復(fù)雜電子系統(tǒng)的設(shè)計(jì)和制造,為未來的計(jì)算平臺(tái)提供高水平的集成和性能。
6 q, y: q: J' g% a: e7 U1 l6 l! P3 i% u
參考文獻(xiàn)
- l6 {. x1 W! ?8 V8 m: A[1] R. N. Das et al., "Heterogeneous chiplet integration to make megachips," in Chip Scale Review, vol. 28, no. 1, pp. 11-19, Jan.-Feb. 2024.
E: R2 a/ I+ k" r
/ G9 ]2 g4 k( y. K: z6 [. i- END -
/ z& E: r- l6 {4 G/ \1 |6 _" ` O
軟件申請我們歡迎化合物/硅基光電子芯片的研究人員和工程師申請?bào)w驗(yàn)免費(fèi)版PIC Studio軟件。無論是研究還是商業(yè)應(yīng)用,PIC Studio都可提升您的工作效能。
8 D4 ?2 L2 n7 K0 k/ P* M2 r點(diǎn)擊左下角"閱讀原文"馬上申請
: L; V5 H3 Y/ g8 s! D
: F2 v' j: |3 N0 L; T$ B" r1 q: I歡迎轉(zhuǎn)載
' M. f1 T+ G6 i8 e7 r9 x# F7 X: r# O4 p! k
轉(zhuǎn)載請注明出處,請勿修改內(nèi)容和刪除作者信息!0 j$ m1 I# y( |- G6 K8 x7 o
1 t8 Y( b( M& `! V% I% T# G+ g2 ~" P# G5 Z4 {$ {6 j4 x0 V
Y* w: J. t7 s; `5 j( b6 o7 Q p0 Z$ U
aquczdd45vf6402428535.gif (16.04 KB, 下載次數(shù): 1)
下載附件
保存到相冊
aquczdd45vf6402428535.gif
2024-9-26 01:29 上傳
3 l- j) t& |) e) @9 U& `) S1 H1 r, W
關(guān)注我們
+ o: k1 L3 {' q3 K F: s1 M8 Z2 ?8 ~( u* B9 K5 v6 l) o- A, F0 [
, @, R" i* Z6 K% @5 ~8 s% \; m
uzkmtg4homj6402428635.png (31.33 KB, 下載次數(shù): 1)
下載附件
保存到相冊
uzkmtg4homj6402428635.png
2024-9-26 01:29 上傳
2 ~; s+ T5 |. `- F0 s" B* {" I
|
6 p" h3 f( X8 X
2yvgavctssw6402428735.png (82.79 KB, 下載次數(shù): 0)
下載附件
保存到相冊
2yvgavctssw6402428735.png
2024-9-26 01:29 上傳
3 ~+ G1 r9 W% z h8 ]0 Q' V4 E |
7 O. z2 @" a0 g# G. i
gq5vchau4nb6402428835.png (21.52 KB, 下載次數(shù): 0)
下載附件
保存到相冊
gq5vchau4nb6402428835.png
2024-9-26 01:29 上傳
% h6 ~4 |' ], H/ W
| 4 e f1 d1 ` s! s' L
+ Y" v3 e! c1 i8 d1 n
. [, m0 D. X) L ^, |% l) t6 Y: c" T. b' T/ E" X" {; j
關(guān)于我們:" R+ k/ U) T5 x$ a4 W- ~8 N* v
深圳逍遙科技有限公司(Latitude Design Automation Inc.)是一家專注于半導(dǎo)體芯片設(shè)計(jì)自動(dòng)化(EDA)的高科技軟件公司。我們自主開發(fā)特色工藝芯片設(shè)計(jì)和仿真軟件,提供成熟的設(shè)計(jì)解決方案如PIC Studio、MEMS Studio和Meta Studio,分別針對光電芯片、微機(jī)電系統(tǒng)、超透鏡的設(shè)計(jì)與仿真。我們提供特色工藝的半導(dǎo)體芯片集成電路版圖、IP和PDK工程服務(wù),廣泛服務(wù)于光通訊、光計(jì)算、光量子通信和微納光子器件領(lǐng)域的頭部客戶。逍遙科技與國內(nèi)外晶圓代工廠及硅光/MEMS中試線合作,推動(dòng)特色工藝半導(dǎo)體產(chǎn)業(yè)鏈發(fā)展,致力于為客戶提供前沿技術(shù)與服務(wù)。5 L7 r i$ w+ n) D! J# V+ Q: C
4 [" j9 `0 U2 f J
http://www.latitudeda.com/, n7 \9 I+ a3 B* q a6 Y% W3 Z
(點(diǎn)擊上方名片關(guān)注我們,發(fā)現(xiàn)更多精彩內(nèi)容) |
|