|
引言0 v% P' }5 q5 t& C" d1 M: ]; A7 d
數(shù)字計(jì)算、移動性和連接性需求的不斷增長正推動微電子行業(yè)向高度集成、微型化、高性能和低功耗的技術(shù)方向發(fā)展。隨著傳統(tǒng)摩爾定律縮放面臨挑戰(zhàn),業(yè)界正轉(zhuǎn)向替代性的先進(jìn)封裝架構(gòu)和異構(gòu)集成技術(shù)。有前景的方法是創(chuàng)建極大面積集成電路(ELAICs),也稱為"超級芯片",將多個(gè)Chiplet組合到單個(gè)封裝中,共享一個(gè)互連平臺[1]。
3 [* p# x7 u5 o% q T$ j
cqrgwtunypp6402427433.png (70.5 KB, 下載次數(shù): 0)
下載附件
保存到相冊
cqrgwtunypp6402427433.png
2024-9-26 01:29 上傳
$ \8 _. e' w* [' V
) \* `/ \- A6 \" C6 j% B2 J, ^超級芯片概念
# t4 L0 e8 n# p4 a5 T超級芯片方法有助于重新構(gòu)建異構(gòu)芯片拼接,開發(fā)具有所需電路密度和性能的高度復(fù)雜系統(tǒng)。這種方法允許集成多個(gè)處理器和加速器芯片,實(shí)現(xiàn)最小的芯片間距離、片上存儲、更高帶寬連接和改進(jìn)的熱管理。
; ~- g7 Y- t% k
xu3q235pdat6402427533.png (274.36 KB, 下載次數(shù): 1)
下載附件
保存到相冊
xu3q235pdat6402427533.png
2024-9-26 01:29 上傳
7 Y. P: c6 Z- W( x3 m0 c6 ?
圖1:說明了超級芯片概念,比較了常規(guī)封裝(左側(cè),單個(gè)芯片附著在基板上)和超級芯片(右側(cè),所有芯片組合在單一平面上,每個(gè)芯片至少有兩個(gè)最近鄰芯片用于互連)。
$ M9 f. @4 q4 b1 l, l& e
. Q5 g8 ~& ^. }: U& h# Z超級芯片方法的主要優(yōu)勢包括:將已知良好的芯片組合,創(chuàng)建表現(xiàn)如同極大單一異構(gòu)芯片的系統(tǒng)提供激進(jìn)的互連間距縮放,實(shí)現(xiàn)真正的工藝節(jié)點(diǎn)互換性實(shí)現(xiàn)類似芯片的電路內(nèi)容,具有良好的芯片間平面度提供內(nèi)置散熱器,實(shí)現(xiàn)更好的熱解決方案支持混合材料構(gòu)造,具有高硅密度允許有源對有源鍵合,實(shí)現(xiàn)Chiplet的混搭通過熱效率高的硅布局處理更高的功率密度5 I) a, }; ~3 M: P; S9 B
[/ol]& ?2 O3 Y" n, u N2 D
ELAIC制造工藝/ M5 E( n& k8 j1 s* Q1 B
ELAIC制造工藝涉及幾個(gè)關(guān)鍵步驟:在處理晶圓上組裝已知良好的裸片沉積介電層形成重分布層(RDLs)通孔蝕刻和金屬沉積微凸點(diǎn)制造,用于倒裝芯片連接$ @8 T. U+ s! j# J: m, H
[/ol]
; W6 u! J& x1 |# c7 b" d1 \
/ C# W0 ]- }* M+ m3 j
u3xulg1a1zo6402427633.png (470.26 KB, 下載次數(shù): 0)
下載附件
保存到相冊
u3xulg1a1zo6402427633.png
2024-9-26 01:29 上傳
5 B; U) k+ [) ^1 R
圖2:展示了ELAIC構(gòu)建的工藝流程,包括裸片放置、介電層沉積、RDL形成和微凸點(diǎn)制造。3 x& W2 p" f' g6 p& P
U: | O% j: K. ?" k
ELAIC工藝的主要目標(biāo)是實(shí)現(xiàn)芯片之間的窄間隙(5-20μm),使芯片間互連長度短(50-500μm)。這種方法允許更多的物理線路用于I/O連接,從而實(shí)現(xiàn)低延遲、低功耗和高帶寬的芯片間通信。0 m; @' N2 z1 |# s! l
O0 |$ d: M0 w: Z: U
ELAIC物理特性表征+ z3 p4 }: |+ W- X: T2 c
使用多種無損分析技術(shù)來表征ELAIC器件,包括掃描電子顯微鏡(SEM)、共焦顯微鏡、X射線成像和光學(xué)顯微鏡。這些技術(shù)有助于評估關(guān)鍵制造步驟,如芯片間距離、芯片間平面度、介電層沉積、通孔形成、特征尺寸和微凸點(diǎn)制造。& y" n7 j5 H& k9 J8 k$ T
hy1on213gak6402427733.png (668.42 KB, 下載次數(shù): 1)
下載附件
保存到相冊
hy1on213gak6402427733.png
2024-9-26 01:29 上傳
) w, A* k* s! L圖3:顯示了16芯片ELAIC assembly的SEM圖像,展示了填充有介電材料的窄5-20μm芯片間距離。! {' F- s' F" X
3 ^9 r; @+ Q1 G" |/ b' v
1sxn4mb0eb36402427834.png (761 KB, 下載次數(shù): 0)
下載附件
保存到相冊
1sxn4mb0eb36402427834.png
2024-9-26 01:29 上傳
8 w/ t/ f7 t* X; {
圖4:呈現(xiàn)了4芯片ELAIC assembly的共焦顯微鏡數(shù)據(jù),展示了制造工藝實(shí)現(xiàn)的芯片間平面度。
8 J5 K7 b \+ f2 Q0 M, k9 a2 V3 g* }: q/ m }( u0 T5 l! g) i
電氣互連演示
$ j; s8 a( X8 Y# [為了展示ELAIC方法的電氣互連能力,在多芯片assembly上制造了無源和有源線路。
- Z) i* | l% x' X
% _& f4 J6 y& b2 t/ r' j無源線路:" z1 ^9 k0 r% r* v9 v7 p
在16芯片ELAIC assembly上使用單層和雙層金屬實(shí)現(xiàn)無源電氣互連。這些互連具有1-10μm寬和5-20mm長的線路跡線,連接多個(gè)芯片。5 p9 j u7 H$ Q$ M! s* A: ~2 h
50fm41jzdj06402427934.png (977.3 KB, 下載次數(shù): 0)
下載附件
保存到相冊
50fm41jzdj06402427934.png
2024-9-26 01:29 上傳
: q1 p8 W( j: w, k圖5:展示了16芯片ELAIC assembly上各種無源線路演示,包括單金屬層RDL、雙金屬層RDL和菊花鏈線路。' W e/ }' t# b
- E/ s5 V m5 z
ngkqcn3op0r6402428034.png (490.23 KB, 下載次數(shù): 1)
下載附件
保存到相冊
ngkqcn3op0r6402428034.png
2024-9-26 01:29 上傳
/ u x, u6 r) {3 B圖6:說明了16芯片assembly上的無源互連線路演示,顯示了連接芯片的線路的光學(xué)和SEM圖像,以及測量的室溫電阻數(shù)據(jù)。: B, v$ l( ?8 \1 c. U) q
8 {% F6 T) B* k) J7 s y
有源線路:
" _9 ?! O1 q" N8 T2 v# U+ `) u$ x為了評估ELAIC結(jié)構(gòu)對有源元件的適用性,將含有三層約瑟夫森結(jié)(JJs)的超導(dǎo)芯片集成到該平臺中。制造并在4.2K下測試了多個(gè)4芯片ELAIC器件,以測量JJs的I-V特性。% X9 h; E. `+ {
lg0jtc4pwky6402428135.png (705.47 KB, 下載次數(shù): 0)
下載附件
保存到相冊
lg0jtc4pwky6402428135.png
2024-9-26 01:29 上傳
. ~) W. V9 K% z7 Y
圖7:顯示了三個(gè)10mm x 10mm ELAIC樣品連接到電路卡進(jìn)行低溫測試,以及通過Nb和金線連接芯片間JJ串聯(lián)陣列的I-V特性。
' ~* k! ^; _0 g6 F( T
1 R+ j4 O: }. k9 f與單芯片解決方案的比較
' u0 [( Z& p( w& q, DELAIC方法相比傳統(tǒng)單芯片解決方案具有幾個(gè)優(yōu)勢:1 M$ \1 L! g+ Y2 ^
大面積線路的更高良率和成本效益/ v& N2 a# S7 t4 ?
能夠混搭不同技術(shù)節(jié)點(diǎn)和功能6 C2 k, g' |1 Q Q/ P
由于內(nèi)置散熱器效應(yīng),改善了熱管理
3 t' B4 l L/ }7 R系統(tǒng)設(shè)計(jì)和優(yōu)化的靈活性更大' R" f* {, m" v
[/ol]! O/ A+ Q' P3 n7 z [$ T! P& H1 i
% f4 P2 O; e2 H) y3 z
qk2frdwl3ky6402428235.png (963.25 KB, 下載次數(shù): 0)
下載附件
保存到相冊
qk2frdwl3ky6402428235.png
2024-9-26 01:29 上傳
% l% B5 Y. ]& c P8 r' @ _圖8:比較了單個(gè)20mm x 20mm芯片與等效的ELAIC assembly(由16個(gè)5mm x 5mm Chiplet重新組合而成),顯示了兩種配置的光學(xué)和X射線圖像。1 y- D6 }6 Y- X$ M# s: O% a
3 U! F' k8 Z5 V- m5 `
倒裝芯片ELAIC
! a+ Z, Z1 h/ O3 ~ELAIC概念可以擴(kuò)展到倒裝芯片鍵合,提供額外優(yōu)勢:各種成像應(yīng)用的低成本多芯片讀出IC assembly引入倒裝芯片無硅有源/無源橋接,用于芯片間連接熱優(yōu)化的硅布局良率和節(jié)點(diǎn)優(yōu)化帶來的成本效益5 h2 Q0 o+ H6 Q* E) r
[/ol]
% k* J# m1 C% Y& F+ O/ k ?1 p: |
9 o7 Z" |8 t; |- t/ _
xwgwwpn050k6402428335.png (696.98 KB, 下載次數(shù): 0)
下載附件
保存到相冊
xwgwwpn050k6402428335.png
2024-9-26 01:29 上傳
9 B% s# J6 W% i+ Z4 `) E
圖9:演示了倒裝芯片ELAIC概念,顯示了20mm x 20mm 16芯片ELAIC、倒裝芯片鍵合版本,以及從倒裝芯片裸片刻蝕掉硅的無硅倒裝芯片ELAIC。1 h! Z4 X0 M# a5 O& R" }- F4 d0 a( d
g1 u2 s% }0 y$ w! O- _ j
wljmkgk01pu6402428435.png (529.3 KB, 下載次數(shù): 0)
下載附件
保存到相冊
wljmkgk01pu6402428435.png
2024-9-26 01:29 上傳
+ C6 k% F9 v+ O: o [) F f6 m U& S7 Y圖10:展示了由十六個(gè)20mm x 20mm芯片組成的80mm x 80mm超級芯片,以及倒裝芯片鍵合版本和說明通過倒裝芯片裸片進(jìn)行芯片間連接選項(xiàng)的示意圖。7 m2 b0 n! E# t& u! ~
6 Z9 u7 y# t' H1 Z% @. x) Q4 d" U* B應(yīng)用和未來展望7 I7 N8 ~2 S" J& @ S( O- \& w$ r
ELAIC方法適用于多種應(yīng)用,包括:用于人工智能和深度學(xué)習(xí)的高性能計(jì)算(HPC)系統(tǒng)超導(dǎo)經(jīng)典和量子計(jì)算大格式數(shù)字像素焦平面陣列光電子集成芯片拼接毫米波相控陣?yán)走_(dá)陣列4 t7 U; ?! w9 D9 X; Y( d9 G+ Y
[/ol]
# y5 j2 y$ W2 h5 E" T2 h( f隨著對更復(fù)雜和強(qiáng)大計(jì)算系統(tǒng)需求的持續(xù)增長,超級芯片概念為克服傳統(tǒng)單芯片設(shè)計(jì)的限制提供了有希望的解決方案。通過實(shí)現(xiàn)具有高密度互連和改進(jìn)熱管理的異構(gòu)Chiplet集成,ELAICs為下一代計(jì)算架構(gòu)鋪設(shè)了基礎(chǔ),可以滿足人工智能、量子計(jì)算等新興應(yīng)用的挑戰(zhàn)。) S8 h: m* S/ L. x
" Q; d2 }' d. b
ELAIC技術(shù)的持續(xù)發(fā)展可能會集中在進(jìn)一步減小芯片間距離、提高互連密度和優(yōu)化熱管理策略上。隨著這種方法的成熟,有潛力徹底改變復(fù)雜電子系統(tǒng)的設(shè)計(jì)和制造,為未來的計(jì)算平臺提供高水平的集成和性能。
5 l: Y& D! s5 e4 N6 l( W8 ?( r( j* D
參考文獻(xiàn)
; _4 m" i# o; i[1] R. N. Das et al., "Heterogeneous chiplet integration to make megachips," in Chip Scale Review, vol. 28, no. 1, pp. 11-19, Jan.-Feb. 2024.$ r1 V- }2 l5 l
" _) x, g3 ^# t
- END -
/ E9 J" Y- x- |" y5 d' o9 v# g" j0 G% O4 S3 F; s' c5 a* H
軟件申請我們歡迎化合物/硅基光電子芯片的研究人員和工程師申請?bào)w驗(yàn)免費(fèi)版PIC Studio軟件。無論是研究還是商業(yè)應(yīng)用,PIC Studio都可提升您的工作效能。
. n' |( x& l$ g7 @3 P3 F點(diǎn)擊左下角"閱讀原文"馬上申請
0 m" Z7 }. l. i9 k+ s' }9 y
3 }% k: r$ [& Z1 @歡迎轉(zhuǎn)載) C' q" h/ J' S9 l# T$ U3 `1 Q- e
4 ?, K4 _1 U8 i5 x( K) l' \9 [
轉(zhuǎn)載請注明出處,請勿修改內(nèi)容和刪除作者信息!+ s' U! c* w T
4 @- D& q @- j' b0 ^5 M' }4 V! y+ n) U0 n9 }
7 d3 a7 s! ^, l9 W7 k% l
aquczdd45vf6402428535.gif (16.04 KB, 下載次數(shù): 0)
下載附件
保存到相冊
aquczdd45vf6402428535.gif
2024-9-26 01:29 上傳
; V9 c; M1 ]7 \5 d# ^
8 p+ ]# I, N1 v. l1 j關(guān)注我們
4 i! X7 f- ~3 q2 p) O4 C" q: _8 s8 x9 q/ t( f' B" z% `
b0 q! V- t$ T/ c
uzkmtg4homj6402428635.png (31.33 KB, 下載次數(shù): 1)
下載附件
保存到相冊
uzkmtg4homj6402428635.png
2024-9-26 01:29 上傳
; o+ A- x5 V8 r9 \ | + X: k* u- i7 a
2yvgavctssw6402428735.png (82.79 KB, 下載次數(shù): 0)
下載附件
保存到相冊
2yvgavctssw6402428735.png
2024-9-26 01:29 上傳
0 F+ G! q8 P, E' Y) ?
| 4 W+ d& M4 z; X+ J2 Q, p
gq5vchau4nb6402428835.png (21.52 KB, 下載次數(shù): 0)
下載附件
保存到相冊
gq5vchau4nb6402428835.png
2024-9-26 01:29 上傳
& ]& a" @1 | Z* ?; F8 @ | 9 I4 s3 A/ I0 t I' L8 r
" M4 ?/ s- _$ s. d# a4 J+ [0 ^2 T# O* i' s, e$ d2 L
' | j! m* e1 ~; U, M3 V. t關(guān)于我們:( V, O7 z1 `8 v. a- s
深圳逍遙科技有限公司(Latitude Design Automation Inc.)是一家專注于半導(dǎo)體芯片設(shè)計(jì)自動化(EDA)的高科技軟件公司。我們自主開發(fā)特色工藝芯片設(shè)計(jì)和仿真軟件,提供成熟的設(shè)計(jì)解決方案如PIC Studio、MEMS Studio和Meta Studio,分別針對光電芯片、微機(jī)電系統(tǒng)、超透鏡的設(shè)計(jì)與仿真。我們提供特色工藝的半導(dǎo)體芯片集成電路版圖、IP和PDK工程服務(wù),廣泛服務(wù)于光通訊、光計(jì)算、光量子通信和微納光子器件領(lǐng)域的頭部客戶。逍遙科技與國內(nèi)外晶圓代工廠及硅光/MEMS中試線合作,推動特色工藝半導(dǎo)體產(chǎn)業(yè)鏈發(fā)展,致力于為客戶提供前沿技術(shù)與服務(wù)。% ]% n2 E" _/ D1 s0 w! c
, u9 g' ^+ U1 N# a" s8 T
http://www.latitudeda.com/6 y6 |$ B) ]; m; T S
(點(diǎn)擊上方名片關(guān)注我們,發(fā)現(xiàn)更多精彩內(nèi)容) |
|