MIT | 異構(gòu)Chiplet集成構(gòu)建下一代計(jì)算的"超級芯片"

逍遙設(shè)計(jì)自動化 · 發(fā)表于 2024-9-24 08:01:00

引言
數(shù)字計(jì)算、移動性和連接性需求的不斷增長正推動微電子行業(yè)向高度集成、微型化、高性能和低功耗的技術(shù)方向發(fā)展。隨著傳統(tǒng)摩爾定律縮放面臨挑戰(zhàn)，業(yè)界正轉(zhuǎn)向替代性的先進(jìn)封裝架構(gòu)和異構(gòu)集成技術(shù)。有前景的方法是創(chuàng)建極大面積集成電路（ELAICs），也稱為"超級芯片"，將多個(gè)Chiplet組合到單個(gè)封裝中，共享一個(gè)互連平臺[1]。

超級芯片概念
超級芯片方法有助于重新構(gòu)建異構(gòu)芯片拼接，開發(fā)具有所需電路密度和性能的高度復(fù)雜系統(tǒng)。這種方法允許集成多個(gè)處理器和加速器芯片，實(shí)現(xiàn)最小的芯片間距離、片上存儲、更高帶寬連接和改進(jìn)的熱管理。

圖1：說明了超級芯片概念，比較了常規(guī)封裝（左側(cè)，單個(gè)芯片附著在基板上）和超級芯片（右側(cè)，所有芯片組合在單一平面上，每個(gè)芯片至少有兩個(gè)最近鄰芯片用于互連）。

超級芯片方法的主要優(yōu)勢包括：

將已知良好的芯片組合，創(chuàng)建表現(xiàn)如同極大單一異構(gòu)芯片的系統(tǒng)

提供激進(jìn)的互連間距縮放，實(shí)現(xiàn)真正的工藝節(jié)點(diǎn)互換性

實(shí)現(xiàn)類似芯片的電路內(nèi)容，具有良好的芯片間平面度

提供內(nèi)置散熱器，實(shí)現(xiàn)更好的熱解決方案

支持混合材料構(gòu)造，具有高硅密度

允許有源對有源鍵合，實(shí)現(xiàn)Chiplet的混搭

通過熱效率高的硅布局處理更高的功率密度
[/ol]
ELAIC制造工藝
ELAIC制造工藝涉及幾個(gè)關(guān)鍵步驟：

在處理晶圓上組裝已知良好的裸片

沉積介電層

形成重分布層（RDLs）

通孔蝕刻和金屬沉積

微凸點(diǎn)制造，用于倒裝芯片連接
[/ol]

圖2：展示了ELAIC構(gòu)建的工藝流程，包括裸片放置、介電層沉積、RDL形成和微凸點(diǎn)制造。

ELAIC工藝的主要目標(biāo)是實(shí)現(xiàn)芯片之間的窄間隙（5-20μm），使芯片間互連長度短（50-500μm）。這種方法允許更多的物理線路用于I/O連接，從而實(shí)現(xiàn)低延遲、低功耗和高帶寬的芯片間通信。

ELAIC物理特性表征
使用多種無損分析技術(shù)來表征ELAIC器件，包括掃描電子顯微鏡（SEM）、共焦顯微鏡、X射線成像和光學(xué)顯微鏡。這些技術(shù)有助于評估關(guān)鍵制造步驟，如芯片間距離、芯片間平面度、介電層沉積、通孔形成、特征尺寸和微凸點(diǎn)制造。

圖3：顯示了16芯片ELAIC assembly的SEM圖像，展示了填充有介電材料的窄5-20μm芯片間距離。

圖4：呈現(xiàn)了4芯片ELAIC assembly的共焦顯微鏡數(shù)據(jù)，展示了制造工藝實(shí)現(xiàn)的芯片間平面度。

電氣互連演示
為了展示ELAIC方法的電氣互連能力，在多芯片assembly上制造了無源和有源線路。

無源線路：
在16芯片ELAIC assembly上使用單層和雙層金屬實(shí)現(xiàn)無源電氣互連。這些互連具有1-10μm寬和5-20mm長的線路跡線，連接多個(gè)芯片。

圖5：展示了16芯片ELAIC assembly上各種無源線路演示，包括單金屬層RDL、雙金屬層RDL和菊花鏈線路。

圖6：說明了16芯片assembly上的無源互連線路演示，顯示了連接芯片的線路的光學(xué)和SEM圖像，以及測量的室溫電阻數(shù)據(jù)。

有源線路：
為了評估ELAIC結(jié)構(gòu)對有源元件的適用性，將含有三層約瑟夫森結(jié)（JJs）的超導(dǎo)芯片集成到該平臺中。制造并在4.2K下測試了多個(gè)4芯片ELAIC器件，以測量JJs的I-V特性。

圖7：顯示了三個(gè)10mm x 10mm ELAIC樣品連接到電路卡進(jìn)行低溫測試，以及通過Nb和金線連接芯片間JJ串聯(lián)陣列的I-V特性。

與單芯片解決方案的比較
ELAIC方法相比傳統(tǒng)單芯片解決方案具有幾個(gè)優(yōu)勢：
大面積線路的更高良率和成本效益
能夠混搭不同技術(shù)節(jié)點(diǎn)和功能
由于內(nèi)置散熱器效應(yīng)，改善了熱管理
系統(tǒng)設(shè)計(jì)和優(yōu)化的靈活性更大
[/ol]

圖8：比較了單個(gè)20mm x 20mm芯片與等效的ELAIC assembly（由16個(gè)5mm x 5mm Chiplet重新組合而成），顯示了兩種配置的光學(xué)和X射線圖像。

倒裝芯片ELAIC
ELAIC概念可以擴(kuò)展到倒裝芯片鍵合，提供額外優(yōu)勢：

各種成像應(yīng)用的低成本多芯片讀出IC assembly

引入倒裝芯片無硅有源/無源橋接，用于芯片間連接

熱優(yōu)化的硅布局

良率和節(jié)點(diǎn)優(yōu)化帶來的成本效益
[/ol]

圖9：演示了倒裝芯片ELAIC概念，顯示了20mm x 20mm 16芯片ELAIC、倒裝芯片鍵合版本，以及從倒裝芯片裸片刻蝕掉硅的無硅倒裝芯片ELAIC。

圖10：展示了由十六個(gè)20mm x 20mm芯片組成的80mm x 80mm超級芯片，以及倒裝芯片鍵合版本和說明通過倒裝芯片裸片進(jìn)行芯片間連接選項(xiàng)的示意圖。

應(yīng)用和未來展望
ELAIC方法適用于多種應(yīng)用，包括：

用于人工智能和深度學(xué)習(xí)的高性能計(jì)算（HPC）系統(tǒng)

超導(dǎo)經(jīng)典和量子計(jì)算

大格式數(shù)字像素焦平面陣列

光電子集成芯片拼接

毫米波相控陣?yán)走_(dá)陣列
[/ol]
隨著對更復(fù)雜和強(qiáng)大計(jì)算系統(tǒng)需求的持續(xù)增長，超級芯片概念為克服傳統(tǒng)單芯片設(shè)計(jì)的限制提供了有希望的解決方案。通過實(shí)現(xiàn)具有高密度互連和改進(jìn)熱管理的異構(gòu)Chiplet集成，ELAICs為下一代計(jì)算架構(gòu)鋪設(shè)了基礎(chǔ)，可以滿足人工智能、量子計(jì)算等新興應(yīng)用的挑戰(zhàn)。

ELAIC技術(shù)的持續(xù)發(fā)展可能會集中在進(jìn)一步減小芯片間距離、提高互連密度和優(yōu)化熱管理策略上。隨著這種方法的成熟，有潛力徹底改變復(fù)雜電子系統(tǒng)的設(shè)計(jì)和制造，為未來的計(jì)算平臺提供高水平的集成和性能。

參考文獻(xiàn)
[1] R. N. Das et al., "Heterogeneous chiplet integration to make megachips," in Chip Scale Review, vol. 28, no. 1, pp. 11-19, Jan.-Feb. 2024.

- END -

軟件申請我們歡迎化合物/硅基光電子芯片的研究人員和工程師申請?bào)w驗(yàn)免費(fèi)版PIC Studio軟件。無論是研究還是商業(yè)應(yīng)用，PIC Studio都可提升您的工作效能。
點(diǎn)擊左下角"閱讀原文"馬上申請

歡迎轉(zhuǎn)載

轉(zhuǎn)載請注明出處，請勿修改內(nèi)容和刪除作者信息！

' }4 V! y+ n) U0 n9 }

關(guān)注我們

" M4 ?/ s- _$ s. d# a4 J+ [

關(guān)于我們：
深圳逍遙科技有限公司（Latitude Design Automation Inc.）是一家專注于半導(dǎo)體芯片設(shè)計(jì)自動化（EDA）的高科技軟件公司。我們自主開發(fā)特色工藝芯片設(shè)計(jì)和仿真軟件，提供成熟的設(shè)計(jì)解決方案如PIC Studio、MEMS Studio和Meta Studio，分別針對光電芯片、微機(jī)電系統(tǒng)、超透鏡的設(shè)計(jì)與仿真。我們提供特色工藝的半導(dǎo)體芯片集成電路版圖、IP和PDK工程服務(wù)，廣泛服務(wù)于光通訊、光計(jì)算、光量子通信和微納光子器件領(lǐng)域的頭部客戶。逍遙科技與國內(nèi)外晶圓代工廠及硅光/MEMS中試線合作，推動特色工藝半導(dǎo)體產(chǎn)業(yè)鏈發(fā)展，致力于為客戶提供前沿技術(shù)與服務(wù)。

http://www.latitudeda.com/
（點(diǎn)擊上方名片關(guān)注我們，發(fā)現(xiàn)更多精彩內(nèi)容）