AIP Advances | 制作低損耗絕緣體上鈮酸鋰波導(dǎo)的方法

逍遙設(shè)計自動化

引言
絕緣體上鈮酸鋰(LNOI)波導(dǎo)因其優(yōu)異的光學(xué)性能，在集成光電子技術(shù)中有廣泛應(yīng)用。然而，由于鈮酸鋰(LN)的硬度高、化學(xué)惰性強(qiáng)，且在刻蝕過程中易產(chǎn)生材料再沉積，制作低損耗LNOI波導(dǎo)具有很大挑戰(zhàn)。本文基于美國國家標(biāo)準(zhǔn)與技術(shù)研究院(NIST) NanoFab設(shè)施的研究，介紹了優(yōu)化LNOI波導(dǎo)制作工藝的關(guān)鍵步驟和注意事項(xiàng)[1]。




# j. E# @0 b  i/ L& t9 y% A  @掩模選擇與圖形化
3 W; X$ w6 T; x/ u選擇合適的掩模材料對獲得高質(zhì)量刻蝕結(jié)構(gòu)非常重要。雖然軟掩模(如電子束光刻膠)使用簡單，但通常會導(dǎo)致側(cè)壁質(zhì)量較差。硬掩模，如鉻(Cr)或二氧化硅(SiO2)，一般能產(chǎn)生更好的結(jié)果。
: V9 [* [5 S4 s* N, D6 R
為圖形化波導(dǎo)，通常使用電子束光刻(EBL)和正性光刻膠如ZEP520A。將光刻膠旋涂到LNOI芯片上，用EBL曝光，然后顯影。對于硬掩模樣品，在涂覆光刻膠之前需要先沉積掩模材料(如Cr或SiO2)。
4 }* q; }& \8 y# p" h' i
圖1：使用ICP RIE圖形化LN的制作過程示意圖。
+ i, b% L1 a& z$ R
7 I, A# a# U6 e2 e; L刻蝕過程
1 z% Y4 a, s- M% v) T1 T- A6 ]電感耦合等離子體反應(yīng)離子刻蝕(ICP RIE)是刻蝕LN的首選方法。
該過程使用氬(Ar)等離子體物理刻蝕材料。需要優(yōu)化的關(guān)鍵參數(shù)包括：
' }% x$ \" I8 ^2 {5 z6 j) R5 r) P

射頻(RF)功率：控制離子向基板加速，顯著影響刻蝕速率、深度和再沉積。

ICP功率：決定等離子體密度。
7 j8 A. |$ |4 N3 }" U; D腔室壓力
氣體流量
基板溫度

9 b1 t) A* e; i. d' g' E. x
* ]" o+ ]" a7 \. m0 f2 Y
6 j: B9 j- d* v1 T$ Q圖2：用于LN刻蝕的ICP腔室示意圖。

  }( r& R% r! t( y0 C# C
" S( [% h, f) n  zRF功率優(yōu)化
7 K  j8 O/ M8 }8 }# W% g  X# m7 D, ^RF功率是影響刻蝕和再沉積平衡的關(guān)鍵參數(shù)。在低RF功率下，再沉積材料往往積累在側(cè)壁上。隨著RF功率增加，刻蝕速率超過再沉積速率，導(dǎo)致側(cè)壁更干凈。
4 M+ i7 i5 e) d1 V2 s9 Z3 S1 U  I
圖3：SEM圖像顯示了RF功率對使用Cr掩模樣品再沉積的影響。
$ \2 ?1 Y9 H0 v
; N4 U$ ^! h2 W$ R# h然而，過高的RF功率會導(dǎo)致波導(dǎo)結(jié)構(gòu)損壞。最佳RF功率范圍通常在100-200 W之間，但可能因具體使用的ICP RIE設(shè)備而異。
  K+ X6 N6 @. k. }% v
再沉積物去除
即使優(yōu)化了刻蝕參數(shù)，通常仍有一些再沉積物殘留，需要通過濕法清洗過程去除。改良的RCA-1溶液(NH4OH:H2O2:H2O比例為2:2:1)加熱到85°C對此很有效。

& h1 Q6 |& [- I3 p圖4：清洗過程不同階段的LN波導(dǎo)SEM圖像。

清洗過程需要仔細(xì)優(yōu)化：

持續(xù)時間：清洗不足會留下再沉積物，過度清洗會損壞波導(dǎo)。

方向：樣品應(yīng)在相對于攪拌方向的0°和90°方向上清洗。

溶液新鮮度：改變樣品方向時，應(yīng)準(zhǔn)備新的清洗溶液。
[/ol]
典型的優(yōu)化清洗過程包括每個方向15分鐘，總共30分鐘。

圖5：SEM圖像顯示了過度清洗導(dǎo)致的波導(dǎo)損壞。
0 R$ |  |- Z. [0 c: }
& ?9 \! q8 [2 y( w# e/ o6 J# G3 ?/ D& E- O硬掩模比較
" {9 I: Y  n& g: Y/ I' Z8 m3 f雖然Cr和SiO2硬掩模都能產(chǎn)生良好結(jié)果，但它們具有不同特性：
4 Y  G9 {$ D6 N) P% E
1. 鉻掩模：
* n  f/ s( d: D: ~8 s

由于Cr的多晶結(jié)構(gòu)，在側(cè)壁上產(chǎn)生顆粒狀特征

與SiO2相比，通常產(chǎn)生更光滑的側(cè)壁

不太容易出現(xiàn)溝槽問題

2. 二氧化硅掩模：

可能在側(cè)壁上產(chǎn)生條紋

更容易在側(cè)壁底部產(chǎn)生溝槽

可能需要額外措施來緩解充電效應(yīng)


  _& a/ Y" h$ A
圖6：比較使用(a) Cr和(b) SiO2硬掩�？涛g的LN波導(dǎo)SEM圖像。


0 ?% X( e6 ?/ K1 c- b7 m圖7：使用(a) Cr和(b) SiO2硬掩�？涛g的LN波導(dǎo)FIB-milled橫截面SEM圖像。
5 I, T* [: ?# Q' N- E4 u0 j, W
- _, ~* U$ {' U+ o波導(dǎo)制作流程
( D3 r: q$ M% s! I基于上述優(yōu)化，以下是制作低損耗LNOI波導(dǎo)的流程總結(jié)：

1. 基板準(zhǔn)備：
從LNOI晶圓開始(如700 nm x切割LN薄膜在2 μm SiO2上，再在Si基板上)
使用硫酸高錳酸鉀溶液清洗基板，然后進(jìn)行RCA清洗
) j' o+ {" R  R. z5 ~( {
! Q- W' A* `4 K1 c9 k* d2. 硬掩模沉積：
8 N" i. M1 h# X

使用電子束蒸發(fā)沉積50 nm Cr

(替代方案：500 nm PECVD SiO2 + 10 nm電子束Cr)
+ U: Z2 p8 n  C4 v' D7 C7 X9 q
3. 光刻：
. b8 a3 n# u& Y* }- N' V

旋涂ZEP520A電子束光刻膠

進(jìn)行電子束光刻定義波導(dǎo)圖形

顯影曝光后的光刻膠
6 s3 G: ?  X6 _' R) n; k
4. 圖形轉(zhuǎn)移到硬掩模：

使用ICP RIE刻蝕硬掩模層

6 y' |8 z1 R* V" S5. LN刻蝕：

使用優(yōu)化參數(shù)進(jìn)行LN的ICP RIE刻蝕：
    RF功率：150 W
    ICP功率：1500 W
' ~/ J* l" p6 R4 V/ h- {7 c    壓力：5 mTorr
    Ar氣體流量：20 SCCM
& L4 N+ w" y; f' p# B5 z( B0 p    溫度：5°C

使用多個短刻蝕循環(huán)，中間有冷卻期，以防止樣品損壞
8 r; v% d2 U; b/ J2 \( R
1 g0 \3 V: p: ]$ u5 c  z" V) Z7 w6. 掩模去除：

使用適當(dāng)?shù)目涛g劑去除剩余硬掩模
8 z4 M3 z2 _6 |) P) U
+ e! B& [8 Y% U9 d" }7 g7. 再沉積物清洗：

在加熱的RCA-1溶液中每個方向清洗15分鐘(總共30分鐘)

7 n: [! J7 {$ z- z( r: M, M8. 包覆(可選)：

使用PECVD沉積2 μm SiO2作為上部包覆層

- ^# t( F( L# }5 w: `0 ^9. 端面準(zhǔn)備：
$ Y$ Q3 c6 ]* [  F; X% a% l* l4 ^

拋光端面以進(jìn)行光學(xué)耦合

光學(xué)表征
為評估制作的波導(dǎo)質(zhì)量，光學(xué)損耗測量非常重要。典型設(shè)置包括使用錐形光纖將1550 nm激光耦合到波導(dǎo)中，并測量輸出功率。

+ W7 Q$ J3 k* \1 b( r( q6 L( v
圖8：測量LNOI波導(dǎo)在1550 nm波長下光學(xué)損耗的實(shí)驗(yàn)裝置示意圖。

' e& U' ?+ w3 L) p
# l# V# a$ D+ B9 c* `, B圖9：對八個相同LNOI波導(dǎo)進(jìn)行的光學(xué)損耗測量結(jié)果。
; R! u  @9 B4 `
使用本文描述的優(yōu)化制作工藝，可以實(shí)現(xiàn)長度為4.5 mm的LNOI波導(dǎo)，總損耗(傳播+耦合)約為-10.5 dB。這相當(dāng)于傳播損耗的上限估計約為2 dB/cm，與文獻(xiàn)報道的數(shù)值具有競爭力。
# y/ i/ B% g1 [" T9 W
結(jié)論
制作低損耗LNOI波導(dǎo)需要仔細(xì)優(yōu)化多個工藝步驟，從掩模選擇到刻蝕參數(shù)和刻蝕后清洗。作者認(rèn)為通過遵循本文提供的指南，研究人員可以開發(fā)可靠的工藝來制作高質(zhì)量LNOI光電子器件，即使在共享潔凈室設(shè)施中也能實(shí)現(xiàn)。持續(xù)改進(jìn)這些技術(shù)將進(jìn)一步推動集成鈮酸鋰光電子技術(shù)的發(fā)展。
% t7 k4 i! q, e+ u2 X
參考文獻(xiàn)
( h* {" H) f8 n. B[1] CH. S. S. Pavan Kumar, N. N. Klimov, and P. S. Kuo, "Optimization of waveguide fabrication processes in lithium-niobate-on-insulator platform," AIP Advances, vol. 14,

- END -
/ w- |( r) t" `
軟件申請我們歡迎化合物/硅基光電子芯片的研究人員和工程師申請體驗(yàn)免費(fèi)版PIC Studio軟件。無論是研究還是商業(yè)應(yīng)用，PIC Studio都可提升您的工作效能。
點(diǎn)擊左下角"閱讀原文"馬上申請

0 J/ G' I. N" j( y歡迎轉(zhuǎn)載
( K- h1 f9 j; d6 ?0 y! p
. `  Y1 {/ c1 w# u  q轉(zhuǎn)載請注明出處，請勿修改內(nèi)容和刪除作者信息！
4 d7 X1 S% ]* R  R; S
8 X) y; v: P+ N! i4 e) F
; x' ?; B' N) x. E4 a9 ]7 K
; `) ]3 J6 H. R8 f" ^- f8 a
( K. L8 K- [3 ^; c  Q; _4 Z! {
關(guān)注我們

; z% z; G5 e9 q& V

6 U1 n* u( O" D2 A: ^" E/ R

0 p" R% C9 _3 P3 w+ y. R 5 \. ?, N5 X  [* }' I' k" P0 l" N

                     
- q  U+ N& Q! N$ r. D( d2 Z: m0 c4 I

( D" N0 @0 ~7 K1 R, H0 o
關(guān)于我們：
深圳逍遙科技有限公司（Latitude Design Automation Inc.）是一家專注于半導(dǎo)體芯片設(shè)計自動化（EDA）的高科技軟件公司。我們自主開發(fā)特色工藝芯片設(shè)計和仿真軟件，提供成熟的設(shè)計解決方案如PIC Studio、MEMS Studio和Meta Studio，分別針對光電芯片、微機(jī)電系統(tǒng)、超透鏡的設(shè)計與仿真。我們提供特色工藝的半導(dǎo)體芯片集成電路版圖、IP和PDK工程服務(wù)，廣泛服務(wù)于光通訊、光計算、光量子通信和微納光子器件領(lǐng)域的頭部客戶。逍遙科技與國內(nèi)外晶圓代工廠及硅光/MEMS中試線合作，推動特色工藝半導(dǎo)體產(chǎn)業(yè)鏈發(fā)展，致力于為客戶提供前沿技術(shù)與服務(wù)。

http://www.latitudeda.com/
（點(diǎn)擊上方名片關(guān)注我們，發(fā)現(xiàn)更多精彩內(nèi)容）