AIP Advances | 制作低損耗絕緣體上鈮酸鋰波導(dǎo)的方法

逍遙設(shè)計(jì)自動(dòng)化

引言
絕緣體上鈮酸鋰(LNOI)波導(dǎo)因其優(yōu)異的光學(xué)性能，在集成光電子技術(shù)中有廣泛應(yīng)用。然而，由于鈮酸鋰(LN)的硬度高、化學(xué)惰性強(qiáng)，且在刻蝕過(guò)程中易產(chǎn)生材料再沉積，制作低損耗LNOI波導(dǎo)具有很大挑戰(zhàn)。本文基于美國(guó)國(guó)家標(biāo)準(zhǔn)與技術(shù)研究院(NIST) NanoFab設(shè)施的研究，介紹了優(yōu)化LNOI波導(dǎo)制作工藝的關(guān)鍵步驟和注意事項(xiàng)[1]。

' f" {) ~/ p& q5 H1 [0 U  h+ V
2 Z0 U) {% x! A/ ?) _2 |( }& ^

! ]9 w% w  d! K0 j/ C  O掩模選擇與圖形化
選擇合適的掩模材料對(duì)獲得高質(zhì)量刻蝕結(jié)構(gòu)非常重要。雖然軟掩模(如電子束光刻膠)使用簡(jiǎn)單，但通常會(huì)導(dǎo)致側(cè)壁質(zhì)量較差。硬掩模，如鉻(Cr)或二氧化硅(SiO2)，一般能產(chǎn)生更好的結(jié)果。

9 c+ H: {. ?0 H( d為圖形化波導(dǎo)，通常使用電子束光刻(EBL)和正性光刻膠如ZEP520A。將光刻膠旋涂到LNOI芯片上，用EBL曝光，然后顯影。對(duì)于硬掩模樣品，在涂覆光刻膠之前需要先沉積掩模材料(如Cr或SiO2)。

圖1：使用ICP RIE圖形化LN的制作過(guò)程示意圖。
9 S# _' H- r  z- [
刻蝕過(guò)程
6 z  h* t5 P' W電感耦合等離子體反應(yīng)離子刻蝕(ICP RIE)是刻蝕LN的首選方法。
該過(guò)程使用氬(Ar)等離子體物理刻蝕材料。需要優(yōu)化的關(guān)鍵參數(shù)包括：

射頻(RF)功率：控制離子向基板加速，顯著影響刻蝕速率、深度和再沉積。

ICP功率：決定等離子體密度。
7 p+ T6 A( S7 I, J9 q6 C1 G- ^! z腔室壓力
氣體流量
* }8 _4 J7 K+ c1 v0 [' S基板溫度
0 G9 x& I" n4 w( I- r  \+ w6 Y. A
/ d: v/ k% ]) W+ U3 Y
' ^* _. }, H0 K$ _, v
圖2：用于LN刻蝕的ICP腔室示意圖。
9 u# F" I; f. G7 S. |

+ E4 O- G2 s  X  Y: T( qRF功率優(yōu)化
RF功率是影響刻蝕和再沉積平衡的關(guān)鍵參數(shù)。在低RF功率下，再沉積材料往往積累在側(cè)壁上。隨著RF功率增加，刻蝕速率超過(guò)再沉積速率，導(dǎo)致側(cè)壁更干凈。
7 E/ O0 g& Z/ V  v* g; n
7 {; c$ o% X* R圖3：SEM圖像顯示了RF功率對(duì)使用Cr掩模樣品再沉積的影響。

% L2 q) _6 ]5 A8 T然而，過(guò)高的RF功率會(huì)導(dǎo)致波導(dǎo)結(jié)構(gòu)損壞。最佳RF功率范圍通常在100-200 W之間，但可能因具體使用的ICP RIE設(shè)備而異。

再沉積物去除
1 }+ b* p" f1 S0 B: C. ^% Q8 w( V即使優(yōu)化了刻蝕參數(shù)，通常仍有一些再沉積物殘留，需要通過(guò)濕法清洗過(guò)程去除。改良的RCA-1溶液(NH4OH:H2O2:H2O比例為2:2:1)加熱到85°C對(duì)此很有效。
& S, @' ?7 ?. I3 ^% T# ^! q
! U. D8 A1 r4 K& [6 `5 i$ ^0 B圖4：清洗過(guò)程不同階段的LN波導(dǎo)SEM圖像。

1 w: V0 l% W+ s, {  {9 z0 \7 S$ R清洗過(guò)程需要仔細(xì)優(yōu)化：

持續(xù)時(shí)間：清洗不足會(huì)留下再沉積物，過(guò)度清洗會(huì)損壞波導(dǎo)。

方向：樣品應(yīng)在相對(duì)于攪拌方向的0°和90°方向上清洗。

溶液新鮮度：改變樣品方向時(shí)，應(yīng)準(zhǔn)備新的清洗溶液。
[/ol]
典型的優(yōu)化清洗過(guò)程包括每個(gè)方向15分鐘，總共30分鐘。

- v2 R( i* \/ Q: O8 f圖5：SEM圖像顯示了過(guò)度清洗導(dǎo)致的波導(dǎo)損壞。

& w0 ^% p3 Y8 F, K6 q7 E( q1 d$ B硬掩模比較
$ d* }* X: Z% v) R( ^雖然Cr和SiO2硬掩模都能產(chǎn)生良好結(jié)果，但它們具有不同特性：

5 e3 o* w, @( ?1 b) S2 M# l1. 鉻掩模：

由于Cr的多晶結(jié)構(gòu)，在側(cè)壁上產(chǎn)生顆粒狀特征

與SiO2相比，通常產(chǎn)生更光滑的側(cè)壁

不太容易出現(xiàn)溝槽問(wèn)題

* U1 |+ H1 C& {2. 二氧化硅掩模：
) _: R# z& d* P" ~7 y

可能在側(cè)壁上產(chǎn)生條紋

更容易在側(cè)壁底部產(chǎn)生溝槽

可能需要額外措施來(lái)緩解充電效應(yīng)
/ t  A9 S+ D" E2 M, U
; o( t0 s3 G) \+ p9 D. J2 [
+ R* v& s2 e9 n, Y
. o. Y" e' @$ h( d圖6：比較使用(a) Cr和(b) SiO2硬掩模刻蝕的LN波導(dǎo)SEM圖像。


5 H0 O! O6 Y; ~$ ]: n$ [圖7：使用(a) Cr和(b) SiO2硬掩�？涛g的LN波導(dǎo)FIB-milled橫截面SEM圖像。

! k5 s' n6 D7 ~波導(dǎo)制作流程
7 R/ G5 I- N5 z% a5 M0 w基于上述優(yōu)化，以下是制作低損耗LNOI波導(dǎo)的流程總結(jié)：
* N3 r6 L. Y/ \$ ~9 X3 V# e
1. 基板準(zhǔn)備：
從LNOI晶圓開(kāi)始(如700 nm x切割LN薄膜在2 μm SiO2上，再在Si基板上)
8 X+ r6 n0 Z% S, F1 S, j使用硫酸高錳酸鉀溶液清洗基板，然后進(jìn)行RCA清洗

: y: W3 Z/ R) Q" d5 k2. 硬掩模沉積：
2 q0 G2 J9 O, ?

使用電子束蒸發(fā)沉積50 nm Cr

(替代方案：500 nm PECVD SiO2 + 10 nm電子束Cr)

3. 光刻：
  G: p; Z5 L# p! d6 p6 b- W, p. O$ A; }

旋涂ZEP520A電子束光刻膠

進(jìn)行電子束光刻定義波導(dǎo)圖形

顯影曝光后的光刻膠
& |' r- y5 y  d) X- P% g
4. 圖形轉(zhuǎn)移到硬掩模：

使用ICP RIE刻蝕硬掩模層
1 q+ y# ?5 v' L' i
) L- I: R8 u% \2 u5. LN刻蝕：

使用優(yōu)化參數(shù)進(jìn)行LN的ICP RIE刻蝕：
    RF功率：150 W
    ICP功率：1500 W
    壓力：5 mTorr
    Ar氣體流量：20 SCCM
    溫度：5°C

使用多個(gè)短刻蝕循環(huán)，中間有冷卻期，以防止樣品損壞
' A7 T5 `0 Q8 e5 ]
/ G3 r/ Y0 H2 q' u8 v, B6. 掩模去除：

使用適當(dāng)?shù)目涛g劑去除剩余硬掩模

# f4 x0 f: u* K# j+ }2 _& c3 |& Y7. 再沉積物清洗：

在加熱的RCA-1溶液中每個(gè)方向清洗15分鐘(總共30分鐘)

8. 包覆(可選)：

使用PECVD沉積2 μm SiO2作為上部包覆層
2 @2 e' M. A8 c$ B
9. 端面準(zhǔn)備：

拋光端面以進(jìn)行光學(xué)耦合

* P" I0 `' f9 q6 E& s" k光學(xué)表征
為評(píng)估制作的波導(dǎo)質(zhì)量，光學(xué)損耗測(cè)量非常重要。典型設(shè)置包括使用錐形光纖將1550 nm激光耦合到波導(dǎo)中，并測(cè)量輸出功率。


圖8：測(cè)量LNOI波導(dǎo)在1550 nm波長(zhǎng)下光學(xué)損耗的實(shí)驗(yàn)裝置示意圖。
( ^: q  ?+ V5 p1 M9 Z" t
- e% g" h" u- x" {7 ^
圖9：對(duì)八個(gè)相同LNOI波導(dǎo)進(jìn)行的光學(xué)損耗測(cè)量結(jié)果。

使用本文描述的優(yōu)化制作工藝，可以實(shí)現(xiàn)長(zhǎng)度為4.5 mm的LNOI波導(dǎo)，總損耗(傳播+耦合)約為-10.5 dB。這相當(dāng)于傳播損耗的上限估計(jì)約為2 dB/cm，與文獻(xiàn)報(bào)道的數(shù)值具有競(jìng)爭(zhēng)力。
! O: ]! f+ B/ g1 u
, W. v8 u: n; v結(jié)論
4 _7 V: Q: ]; f; D5 F2 \. Z制作低損耗LNOI波導(dǎo)需要仔細(xì)優(yōu)化多個(gè)工藝步驟，從掩模選擇到刻蝕參數(shù)和刻蝕后清洗。作者認(rèn)為通過(guò)遵循本文提供的指南，研究人員可以開(kāi)發(fā)可靠的工藝來(lái)制作高質(zhì)量LNOI光電子器件，即使在共享潔凈室設(shè)施中也能實(shí)現(xiàn)。持續(xù)改進(jìn)這些技術(shù)將進(jìn)一步推動(dòng)集成鈮酸鋰光電子技術(shù)的發(fā)展。

; J' m- p: x" j1 j/ ^參考文獻(xiàn)
[1] CH. S. S. Pavan Kumar, N. N. Klimov, and P. S. Kuo, "Optimization of waveguide fabrication processes in lithium-niobate-on-insulator platform," AIP Advances, vol. 14,

+ w0 R9 |& N* O. D  D# R) \- END -

& u3 t( S+ h' A' K  s, V7 S軟件申請(qǐng)我們歡迎化合物/硅基光電子芯片的研究人員和工程師申請(qǐng)?bào)w驗(yàn)免費(fèi)版PIC Studio軟件。無(wú)論是研究還是商業(yè)應(yīng)用，PIC Studio都可提升您的工作效能。
- T$ G; f  J$ ^; Z$ q; e點(diǎn)擊左下角"閱讀原文"馬上申請(qǐng)

6 p, l0 ~- ?& J  v! S/ d6 r' u歡迎轉(zhuǎn)載
6 j# V$ u6 J& N7 Q( r* i
轉(zhuǎn)載請(qǐng)注明出處，請(qǐng)勿修改內(nèi)容和刪除作者信息！

5 j3 I4 _0 ]" o, u0 }* V

0 R+ L5 L0 d9 z% ?

& u( D1 T& J. m, J6 r關(guān)注我們

2 _) x4 r  k( q: l3 E; Q* u9 i  Q+ A & Z! d. S3 X, j9 e

$ Z$ E7 o- G% _+ T 3 z! [1 C$ p9 v, g4 |' `

8 G3 N1 u; r: q  h& i) R

                     


% O$ A& i4 ]2 y0 |: c0 [6 g7 C
關(guān)于我們：
深圳逍遙科技有限公司（Latitude Design Automation Inc.）是一家專(zhuān)注于半導(dǎo)體芯片設(shè)計(jì)自動(dòng)化（EDA）的高科技軟件公司。我們自主開(kāi)發(fā)特色工藝芯片設(shè)計(jì)和仿真軟件，提供成熟的設(shè)計(jì)解決方案如PIC Studio、MEMS Studio和Meta Studio，分別針對(duì)光電芯片、微機(jī)電系統(tǒng)、超透鏡的設(shè)計(jì)與仿真。我們提供特色工藝的半導(dǎo)體芯片集成電路版圖、IP和PDK工程服務(wù)，廣泛服務(wù)于光通訊、光計(jì)算、光量子通信和微納光子器件領(lǐng)域的頭部客戶(hù)。逍遙科技與國(guó)內(nèi)外晶圓代工廠(chǎng)及硅光/MEMS中試線(xiàn)合作，推動(dòng)特色工藝半導(dǎo)體產(chǎn)業(yè)鏈發(fā)展，致力于為客戶(hù)提供前沿技術(shù)與服務(wù)。
' J0 K1 ^6 z5 ~: m) \
http://www.latitudeda.com/
& d" O; j7 z# E) j（點(diǎn)擊上方名片關(guān)注我們，發(fā)現(xiàn)更多精彩內(nèi)容）