晶圓級(jí)芯片尺寸封裝技術(shù)

逍遙設(shè)計(jì)自動(dòng)化

引言
晶圓級(jí)芯片尺寸封裝(WLCSP)技術(shù)已成為低成本、小型化電子設(shè)備常用的封裝方案。本文概述了WLCSP技術(shù)，包括主要特點(diǎn)、制造工藝、可靠性考慮因素和最新發(fā)展[1]。

; ~5 l  `, _( Q) i; J0 oWLCSP簡(jiǎn)介
, R2 W2 D, v4 }" v3 [WLCSP技術(shù)始于2001年，當(dāng)時(shí)安靠等公司從Flip Chip Technologies獲得了UltraCSP技術(shù)的許可。在過(guò)去二十年里，WLCSP被廣泛應(yīng)用于需要低引腳數(shù)(≤200)、小芯片尺寸(≤6 mm x 6 mm)、低成本和高產(chǎn)量的領(lǐng)域。常見(jiàn)應(yīng)用包括智能手機(jī)、平板電腦和數(shù)碼相機(jī)等移動(dòng)和便攜式電子產(chǎn)品。
" r0 y+ m7 H( J+ z
WLCSP的主要特點(diǎn)是在硅晶圓完整、單個(gè)芯片尚未切割之前就完成封裝制造。這允許在晶圓級(jí)進(jìn)行高效封裝。大多數(shù)WLCSP的關(guān)鍵特征是使用金屬重布線層(RDL)，通常是銅，將芯片上的細(xì)間距周邊焊盤(pán)重新分布為更大間距的面陣格式，并具有更高的焊球。


4 X% X3 E4 g2 V( @. L( C圖1：展示晶圓級(jí)芯片尺寸封裝(WLCSP)及重布線層概念的示意圖。

WLCSP的主要優(yōu)勢(shì)：
1 c* x+ v" Y. Z: \

小型化 - 封裝尺寸接近裸芯片尺寸

低成本 - 高效的晶圓級(jí)處理  

改善電氣性能 - 更短的互連

無(wú)需焊線或倒裝芯片凸點(diǎn)

標(biāo)準(zhǔn)表面貼裝組裝工藝

5 z- M$ [8 w1 M9 jWLCSP結(jié)構(gòu)和制造典型的WLCSP結(jié)構(gòu)包括以下關(guān)鍵元素：

帶有周邊焊盤(pán)的硅芯片

介電層

金屬重布線層(RDL)

底部金屬化(UBM)

焊球


3 Q! A+ ~7 N$ @  V( A3 H+ a
圖2：展示W(wǎng)LCSP結(jié)構(gòu)關(guān)鍵元素的橫截面圖。
$ w2 t7 e; p8 R0 c
基本的WLCSP制造流程包括：
: U1 p% `2 W3 U* X

晶圓準(zhǔn)備和清洗

介電層沉積和圖形化

RDL金屬沉積和圖形化  

UBM沉積

焊球放置和回流

晶圓切割


/ N1 Q: X) E' B4 J3 F. i" h+ R
圖3：展示RDL、UBM和焊球結(jié)構(gòu)的WLCSP詳細(xì)橫截面圖。
5 b) V! q! ^' R- {1 Z
RDL通常使用銅將信號(hào)從周邊焊盤(pán)重新分布到面陣格式。可以使用多層RDL進(jìn)行更復(fù)雜的布線。UBM為焊料潤(rùn)濕提供表面并充當(dāng)擴(kuò)散阻擋層。常見(jiàn)的UBM堆疊包括Ti/Cu/Ni或Ti/Cu/Au。
8 i# D+ g/ N- Q6 d6 C" Y
可靠性考慮
WLCSP的主要可靠性問(wèn)題之一是由于硅芯片和印刷線路板(PCB)之間的熱膨脹系數(shù)(CTE)不匹配導(dǎo)致的焊點(diǎn)疲勞。這種CTE不匹配在熱循環(huán)過(guò)程中對(duì)焊點(diǎn)造成壓力。
( V2 b* }# i2 ^* N
4 B6 I* p# Z7 c為評(píng)估焊點(diǎn)可靠性，通常使用有限元分析和加速熱循環(huán)測(cè)試。焊點(diǎn)中的累積蠕變應(yīng)變通常用作疲勞壽命的預(yù)測(cè)指標(biāo)。

一項(xiàng)關(guān)于無(wú)鉛WLCSP焊點(diǎn)可靠性的研究使用有限元分析來(lái)模擬熱循環(huán)條件下的蠕變行為。該分析比較了96.5Sn-3.5Ag和100In焊料合金與共晶63Sn-37Pb的性能。


  Z" h* K. l+ ^- v$ w圖4：不同焊料合金在50°C和75°C下的蠕變應(yīng)變率與剪切應(yīng)力曲線。

+ W- j6 y2 P* `, J3 c  d+ K6 _模擬結(jié)果顯示：
! N7 G: q$ J: x+ o. J+ }

所有合金在更高溫度下蠕變應(yīng)變率更高

100In的蠕變應(yīng)變率遠(yuǎn)高于其他合金

在較高應(yīng)力水平下，96.5Sn-3.5Ag的蠕變應(yīng)變率低于63Sn-37Pb

+ q& N( z7 F8 n0 ^7 ?6 l2 z

7 G2 q8 D& L& F( G9 P圖5：62Sn-36Pb-2Ag焊點(diǎn)的模擬剪切應(yīng)力與蠕變剪切應(yīng)變滯后曲線。
/ T- @4 w% R9 d' o
滯后曲線顯示了焊點(diǎn)在循環(huán)載荷下如何變形。曲線內(nèi)部的面積代表每個(gè)循環(huán)耗散的能量，與疲勞損傷累積相關(guān)。

' q; i8 J) U, W0 {/ ^# g* |0 ~- DWLCSP技術(shù)的最新發(fā)展
為解決可靠性問(wèn)題并實(shí)現(xiàn)更大的芯片尺寸，近年來(lái)開(kāi)發(fā)了幾種標(biāo)準(zhǔn)WLCSP的改進(jìn)方案：
1. 應(yīng)力釋放層
日立引入了硅芯片和焊球之間的應(yīng)力松弛層，以提高大尺寸芯片(最大10 mm x 10 mm)的可靠性，無(wú)需使用底部填充。
  {% X- f7 `' O  Q/ Z' ?( L1 d
: G  ]3 J  R; Z) {圖6：安裝在PCB上的日立WLCSP與應(yīng)力松弛層的橫截面圖。


+ h) a! Z5 X. m% v* |圖7：制造帶有應(yīng)力松弛層的日立WLCSP的關(guān)鍵工藝步驟。
  z: b* {2 L& \: R9 U$ ^
2 Y8 e3 B& U  Q+ Y; v5 w應(yīng)力松弛層是通過(guò)模板遮罩印刷液態(tài)樹(shù)脂形成的。該層有助于吸收CTE不匹配引起的應(yīng)力。
3 o( E! j: D# ]

圖8：可靠性測(cè)試結(jié)果顯示10 mm x 10 mm芯片使用應(yīng)力松弛層后壽命得到改善。
3 |  H% W( V/ G8 U9 h8 v
2. 無(wú)UBM集成
臺(tái)積電開(kāi)發(fā)了無(wú)UBM扇入型WLCSP工藝，以減少制造步驟和成本。該工藝使用聚合物復(fù)合保護(hù)層代替UBM來(lái)固定焊球。


) Y5 z: T. Z3 c' m9 ^: @* w圖9：傳統(tǒng)WLCSP(左)與臺(tái)積電無(wú)UBM WLCSP(右)的比較。


圖10：臺(tái)積電無(wú)UBM WLCSP的熱循環(huán)可靠性結(jié)果，顯示最大10.3 mm x 10.3 mm芯片尺寸的良好性能。
+ ?) h/ }# r3 g* Q6 p- {4 R
. L7 f; U8 h, Z0 V9 `3. 模塑WLCSP
幾家公司開(kāi)發(fā)了模塑WLCSP技術(shù)以提高保護(hù)性和可靠性：
1) STATS ChipPAC的封裝WLCSP (eWLCSP)：

使用扇出型晶圓級(jí)封裝方法

將晶圓切割成已知良好芯片

在重構(gòu)晶圓周?chē)�模塑環(huán)氧樹(shù)脂

保護(hù)芯片的5個(gè)面(4個(gè)側(cè)壁+背面)
* ~  [# E5 O) K3 h


* d9 |. C1 T5 l3 p+ `圖11：STATS ChipPAC的eWLCSP工藝流程和結(jié)構(gòu)。
, e* s4 I1 N% F: e8 F4 ?) q
/ i* J( M* r! B4 _1 B2) UTAC的5面模塑WLCSP：

使用原始設(shè)備晶圓

模塑芯片的4個(gè)側(cè)壁和正面

背面由層壓膠帶保護(hù)
% T. H: D1 ]( {6 ?5 o


" u- f8 X$ N# h; X' _圖12：UTAC的5面模塑WLCSP結(jié)構(gòu)。

3 B* b) M4 q: H! ~) Y% Z' N, L8 m- ?3) 華天科技的6面模塑WLCSP：

類(lèi)似于UTAC工藝，但也模塑背面

芯片完全封裝



7 ~7 G. R' t! H# |0 _/ i圖13：華天科技的6面模塑WLCSP結(jié)構(gòu)。
! d% y5 s* l8 s$ `: [5 M' H3 B! K

圖14：華天科技6面模塑WLCSP的關(guān)鍵工藝步驟。


: W! r. o* `3 K. Y8 X0 e面板級(jí)芯片尺寸封裝
* N$ }/ ]6 j' Z3 [! l+ D* i為進(jìn)一步提高制造效率和降低成本，開(kāi)發(fā)了面板級(jí)芯片尺寸封裝(PLCSP)工藝。這些工藝使用大型面板而不是圓形晶圓來(lái)同時(shí)處理多個(gè)器件。

/ N* Q  d+ c/ q3 M最近的一項(xiàng)研究展示了使用508 mm x 508 mm面板的6面模塑PLCSP工藝。主要特點(diǎn)包括：
- f$ ]8 w" f( Z% F, P" N# \2 H  V

在帶有多個(gè)設(shè)備晶圓的大型面板上進(jìn)行RDL制造

使用PCB制造設(shè)備和工藝

每個(gè)面板可處理2.25個(gè)300 mm晶圓

' w2 A) X9 r' s. M! F& m* g. L5 [
9 e# k9 {( r( Z
4 V6 {' b8 m- i( z0 z! }) H圖15：使用切割晶圓的PLCSP制造面板準(zhǔn)備過(guò)程。
1 I' w. h$ G* z( c4 T: r; d
- a0 {% `2 w1 _0 u6 L2 E$ u
圖16：用于PLCSP制造的508 mm x 508 mm面板，包含多個(gè)設(shè)備晶圓。

6面模塑PLCSP工藝流程包括：

在面板上制造RDL

晶圓從面板上脫粘

焊球安裝

從正面部分切割晶圓

正面和背面模塑

等離子刻蝕以暴露焊球

最終切割
1 F7 @2 }0 t3 |[/ol]

  l& m) z: q  V( r$ n. o
圖17：6面模塑PLCSP制造的關(guān)鍵工藝步驟。

; J% h4 m4 D5 w- r5 ]' k! Z可靠性測(cè)試顯示6面模塑PLCSP比標(biāo)準(zhǔn)WLCSP性能更好：
1 L- }; `& D, M" ?) ]( X; ?/ C6 l+ S

通過(guò)JEDEC標(biāo)準(zhǔn)的30次跌落測(cè)試

熱循環(huán)測(cè)試中平均失效時(shí)間延長(zhǎng)2.9倍
5 m0 D; {  `# O; V$ @
. ]8 l* B4 g0 J- ?- C' h: J有限元分析揭示了不同的失效模式：
' W& _$ B( z2 Z+ A* w6 T

標(biāo)準(zhǔn)WLCSP：裂紋在芯片和焊料界面處開(kāi)始

6面模塑PLCSP：裂紋在PCB和焊料界面處開(kāi)始

+ C- t# p+ J- h9 |5 @" [$ G4 ]$ D* h
8 i% z  X5 u. V/ B4 \$ o
' w: p  s) P9 X% {6 T; l圖18：6面模塑PLCSP角落焊點(diǎn)的模擬累積蠕變應(yīng)變。


0 P' M; D  m' t; V  H1 u* T2 n圖19：標(biāo)準(zhǔn)WLCSP角落焊點(diǎn)的模擬累積蠕變應(yīng)變。

& V3 P7 ~, y$ p- Q2 V模塑結(jié)構(gòu)有助于重新分配焊點(diǎn)中的應(yīng)力，從而提高可靠性。

. P& G+ R$ F( @8 p. B( n結(jié)論
晶圓級(jí)芯片尺寸封裝已成為許多便攜式和移動(dòng)應(yīng)用中成熟且廣泛采用的技術(shù)。近期的發(fā)展，如應(yīng)力釋放層、無(wú)UBM工藝、模塑WLCSP和面板級(jí)封裝，繼續(xù)推動(dòng)封裝尺寸、成本和可靠性的進(jìn)步。隨著對(duì)更小、更便宜、更可靠電子產(chǎn)品需求的持續(xù)增長(zhǎng)，WLCSP技術(shù)預(yù)計(jì)在未來(lái)幾年將在半導(dǎo)體封裝中發(fā)揮重要作用。

/ u1 z0 Q. ?1 _4 b未來(lái)的主要挑戰(zhàn)包括實(shí)現(xiàn)更大的芯片尺寸、提高跌落測(cè)試性能以及通過(guò)面板級(jí)處理進(jìn)一步降低成本。在先進(jìn)材料、創(chuàng)新結(jié)構(gòu)和高密度RDL等領(lǐng)域的持續(xù)研究對(duì)解決這些挑戰(zhàn)和擴(kuò)大WLCSP技術(shù)的應(yīng)用范圍具有重要意義。

: C% t# l% L! J2 z
參考文獻(xiàn)
[1] J. H. Lau, "Flip Chip, Hybrid Bonding, Fan-In, and Fan-Out Technology," Singapore: Springer Nature Singapore Pte Ltd. 2024.

- END -

$ D9 }2 q! o$ T) ~- e$ |1 v
. v5 [& R$ g$ m5 S& c軟件申請(qǐng)我們歡迎化合物/硅基光電子芯片的研究人員和工程師申請(qǐng)?bào)w驗(yàn)免費(fèi)版PIC Studio軟件。無(wú)論是研究還是商業(yè)應(yīng)用，PIC Studio都可提升您的工作效能。
8 F1 ?3 f; m, S1 q& x; `  ?點(diǎn)擊左下角"閱讀原文"馬上申請(qǐng)
% F6 R+ k5 C1 |2 i* Q
; g$ P4 Y, P. T# o$ |& S, s# x歡迎轉(zhuǎn)載
& |) S! m0 _5 \8 W" S, ^
$ g8 p' d4 _+ h2 `& u6 K- z轉(zhuǎn)載請(qǐng)注明出處，請(qǐng)勿修改內(nèi)容和刪除作者信息！
+ p" C, `/ }9 |3 K  w0 M5 A7 z! T


/ _) L2 e% o5 \* D
! d6 C+ L$ S# d% E" M
關(guān)注我們

4 `& ^1 N6 B3 T6 W, u* e

                     
! U- X: `1 X9 t7 s3 j


關(guān)于我們：
8 K. b) ^% ~. q8 E5 [4 o! O深圳逍遙科技有限公司（Latitude Design Automation Inc.）是一家專(zhuān)注于半導(dǎo)體芯片設(shè)計(jì)自動(dòng)化（EDA）的高科技軟件公司。我們自主開(kāi)發(fā)特色工藝芯片設(shè)計(jì)和仿真軟件，提供成熟的設(shè)計(jì)解決方案如PIC Studio、MEMS Studio和Meta Studio，分別針對(duì)光電芯片、微機(jī)電系統(tǒng)、超透鏡的設(shè)計(jì)與仿真。我們提供特色工藝的半導(dǎo)體芯片集成電路版圖、IP和PDK工程服務(wù)，廣泛服務(wù)于光通訊、光計(jì)算、光量子通信和微納光子器件領(lǐng)域的頭部客戶。逍遙科技與國(guó)內(nèi)外晶圓代工廠及硅光/MEMS中試線合作，推動(dòng)特色工藝半導(dǎo)體產(chǎn)業(yè)鏈發(fā)展，致力于為客戶提供前沿技術(shù)與服務(wù)。

/ s; K  Z9 x- z" l0 ~; Rhttp://www.latitudeda.com/
（點(diǎn)擊上方名片關(guān)注我們，發(fā)現(xiàn)更多精彩內(nèi)容）