fpga的時序基礎(chǔ)問題求教

zeng119

請教大家們一個基礎(chǔ)問題，下圖是DDR仿真時序（用block memory generator ，ip核），以下是我的理解，不知是否正確：
" G& b" ?- }( y) Y 1，現(xiàn)實中D觸發(fā)器要避免CLK和輸入同時上升沿，否則會出錯（這條肯定是真命題）。
4 ~& S' w$ F; ?1 J6 i& K2，fpga的布線中，通常讓CLK的線更短。
) Q) k! o( N0 W  w5 ~3，仿真時CLK上升沿觸發(fā)到來時，采樣信號的左值。
因此圖一黃虛線時刻：寫使能wr_en=0，不能寫入。
黃實線時刻：把數(shù)據(jù)01寫入地址01.
5 b0 v( N  p+ Q* W/ E2 Z% U 4，圖二，黃虛線時：寫使能wr_en=1，把數(shù)據(jù)00寫入地址00.  
# D* z5 J  b* E) ]4 h" P黃實線：寫使能關(guān)閉，把地址01數(shù)據(jù)讀出來，下一時刻輸出01
; D! m* m  \1 T) K
% U; N; N  m6 ?) c
% A$ _& C& V6 c& s: o: [
% j% p* p$ ^- X3 u* u" Q' U6 o
7 U4 s# {& f7 g* U( e2 x
  O# x& T. i  \4 S