|
引言
( w/ M& a" a3 l! h/ g翻轉(zhuǎn)芯片(Flip Chip)技術(shù)是半導(dǎo)體行業(yè)中重要的封裝方法,具有高性能、小型化和改善電氣特性等優(yōu)勢(shì)。本文概述了翻轉(zhuǎn)芯片技術(shù),涵蓋了晶圓凸塊、封裝基板、組裝工藝和可靠性考慮等關(guān)鍵方面[1]。
4 F* t9 X$ D; Q" n; u9 `2 m, [ M% U$ d8 l& E. r. e: n
翻轉(zhuǎn)芯片簡(jiǎn)介
- [' [. i& k& J. v9 N翻轉(zhuǎn)芯片技術(shù)涉及使用各種互連材料和方法將半導(dǎo)體芯片正面朝下直接連接到基板或另一個(gè)芯片上。圖1展示了典型翻轉(zhuǎn)芯片組裝的關(guān)鍵元素。. U/ g$ W# x& N! L% g% i
8 G# g9 i3 D" ?$ T1 J
2gibcowwsij64034873556.png (384.25 KB, 下載次數(shù): 0)
下載附件
保存到相冊(cè)
2gibcowwsij64034873556.png
2024-9-22 01:16 上傳
6 s$ T: @; |5 E9 Q, g# J, S
圖1:翻轉(zhuǎn)芯片技術(shù)的關(guān)鍵元素,包括晶圓凸塊、切割、組裝和底填。
% D6 F8 m4 W* P& S6 j
% q6 V+ C, x0 Q9 q1 D' p' L翻轉(zhuǎn)芯片方法最初由IBM在1960年代引入。如今,在需要高I/O密度和性能的處理器、ASIC、存儲(chǔ)器和其他應(yīng)用中廣泛使用。. Q4 l0 a4 @* l X6 v# N
. e* }' @2 h# }8 x8 e) ?; ~; w晶圓凸塊
% H3 c6 \, e. w c4 f- N+ D晶圓凸塊是翻轉(zhuǎn)芯片技術(shù)中的關(guān)鍵步驟。兩種常見(jiàn)方法是:, u N* e% f. E; p
1. 模板印刷
3 E& C9 k! i) o7 B& Q m9 U在晶圓上進(jìn)行錫膏模板印刷是一種成本效益高且產(chǎn)量高的方法,但限于較粗的間距(>120 μm)。該過(guò)程包括:9 o \0 z% Z; b. d! {
設(shè)計(jì)與焊盤布局匹配的模板孔通過(guò)模板將錫膏印刷到晶圓焊盤上回流焊錫形成凸塊3 \# g$ `0 _) K% a( C- p
1 g- Q; c* I' `- W2 F# F u; Q$ o
圖2展示了一項(xiàng)研究中使用的模板設(shè)計(jì)。- @9 c* G1 h7 B8 \1 ^: S, ^
) `" w* D" q- S2 T2 W3 {/ S
insioass32o64034873657.png (243.1 KB, 下載次數(shù): 1)
下載附件
保存到相冊(cè)
insioass32o64034873657.png
2024-9-22 01:16 上傳
) p3 ]. R" b+ E1 l) [# }圖2:用于晶圓凸塊研究的四種不同孔形/尺寸的模板設(shè)計(jì)。6 T$ @' A& Y: d+ i- ~4 s+ O. |1 R
- I; B0 U; Y6 e/ ]
2. 電鍍
' P1 I2 a/ Y- a0 H8 a* P' e7 g電鍍?cè)试S更精細(xì)間距的凸塊。該過(guò)程通常包括:
6 h9 o9 W. m; m; h& g濺射底部金屬層(UBM)光刻膠圖形化電鍍銅柱和/或焊料去除光刻膠和蝕刻UBM回流焊料% \" f, T$ j3 S( }' D9 O( C" V3 T
- [8 E6 b) o( u3 `0 u5 U
圖3說(shuō)明了C4(受控塌陷芯片連接)凸塊的電鍍過(guò)程。
) t, s+ B2 A( v3 M( v* Y+ m
' o, ^; n0 F# [2 ?% d/ V. l+ D
zwijrxlgbv164034873757.png (448.35 KB, 下載次數(shù): 1)
下載附件
保存到相冊(cè)
zwijrxlgbv164034873757.png
2024-9-22 01:16 上傳
6 T( e! N& b1 g. `+ w& N' Q圖3:使用電鍍的C4凸塊晶圓凸塊工藝流程。
4 V3 h8 E' D$ ~" n6 k8 P
; Z" Z+ \. h# e) I* p# KC4與C2凸塊對(duì)比9 I, _# v6 U5 D3 {) ?/ r4 r
兩種常見(jiàn)的凸塊類型是:9 i7 ^# m2 w% w) b* k
C4凸塊:焊料凸塊,回流后通常呈球形C2凸塊:帶焊料帽的銅柱凸塊
) I) |$ F6 X* A, a# j, ?- D
$ t2 ^8 Z! I5 E, ^圖4比較了C4和C2凸塊。; ?- S& }9 c, n" e( B1 E, g; Q
' b& n9 Z& V0 x( \/ n: J
chfidav3gar64034873857.png (437.88 KB, 下載次數(shù): 2)
下載附件
保存到相冊(cè)
chfidav3gar64034873857.png
2024-9-22 01:16 上傳
' Z6 |# q2 @0 R7 G" K1 X, K
圖4:C4焊料凸塊和C2銅柱凸塊的比較。
* z: S9 c7 Q/ ^2 V9 {1 e
% k5 y( U. k" F' M p Q7 J' yC2凸塊在更精細(xì)的間距和改善電氣/熱性能方面具有優(yōu)勢(shì),這得益于銅柱。
& b* d e% j* S% o0 m' I/ ]$ v/ y& k" ^4 H) j: `3 T( g" g
翻轉(zhuǎn)芯片封裝基板
# h& \% R* N9 w/ m% B) e翻轉(zhuǎn)芯片封裝使用各種基板技術(shù):
. \0 }$ D. A, Q) S! C. u5 H5 `1. 有機(jī)積層基板7 w- q( w$ r. h3 d
多層有機(jī)基板帶有積層和微通孔,廣泛使用。圖5展示了典型積層基板結(jié)構(gòu)。- C) t( h% f/ ?+ S, Y
5 O& N( o% G# T
xad5fj5ftry64034873957.png (508.27 KB, 下載次數(shù): 2)
下載附件
保存到相冊(cè)
xad5fj5ftry64034873957.png
2024-9-22 01:16 上傳
3 E. M2 I* g7 l$ C7 Y( ^. j5 W
圖5:IBM的表面層壓線路(SLC)技術(shù)用于翻轉(zhuǎn)芯片有機(jī)積層基板。
* d- Q; m* Q v" {( ?
4 B* f8 R9 {1 h2. 無(wú)芯基板
6 R& ^, }; s1 l/ S消除芯可提供更好的電氣性能和減少厚度。圖6比較了傳統(tǒng)和無(wú)芯基板。% c# l5 d4 N+ ]9 c
0 y& z8 U' W3 i: ^
3xkyzkptw1t64034874057.png (478.03 KB, 下載次數(shù): 1)
下載附件
保存到相冊(cè)
3xkyzkptw1t64034874057.png
2024-9-22 01:16 上傳
3 w: c2 x% O! f' L9 ]9 }圖6:帶芯的傳統(tǒng)積層基板(上)和無(wú)芯基板(下)的比較。6 {9 A6 ^5 b% c$ M
8 H3 h% V! C7 N; _( @5 h
3. 凸塊直接連接導(dǎo)線(BOL)
2 Q2 x! p/ r) d) WBOL通過(guò)將凸塊直接連接到基板導(dǎo)線來(lái)改善布線密度。圖7說(shuō)明了BOL概念。
; \7 B( o' i; c) |$ A* x. r3 Z# f: [, Z
rko2mpp3rvo64034874157.png (526.93 KB, 下載次數(shù): 1)
下載附件
保存到相冊(cè)
rko2mpp3rvo64034874157.png
2024-9-22 01:16 上傳
) a* c1 C: F: n5 A) m" z+ J圖7:凸塊直接連接導(dǎo)線(BOL)基板設(shè)計(jì):(a) 傳統(tǒng)凸塊連接焊盤,(b) BOL概念,(c) 改進(jìn)的BOL結(jié)構(gòu)。
( H1 x6 s* h r" h) q& x
$ g2 O/ B9 r0 y. |4. 嵌入式走線基板(ETS)
0 P% ^& n9 i2 k; ^2 Q% QETS將細(xì)線走線嵌入基板,實(shí)現(xiàn)更高的布線密度。圖8展示了ETS概念和工藝流程。
6 f0 D: r- b# l: i7 f6 y! M' E+ V
6 r, s4 ]3 u( g0 K
xtj2i5qtbuz64034874257.png (520.16 KB, 下載次數(shù): 2)
下載附件
保存到相冊(cè)
xtj2i5qtbuz64034874257.png
2024-9-22 01:16 上傳
. g4 Z/ u6 Y" d) |0 Z) W; c
圖8:(a) 制造嵌入式走線基板(ETS)的工藝流程,(b) C2凸塊翻轉(zhuǎn)芯片在ETS組裝上的結(jié)構(gòu)。
0 R0 ?& L$ m! | W* P8 N9 W
' \1 o: O6 p5 ^0 i7 z- y5. 積層基板上的薄膜層! z: H `6 c& Q+ _
在積層基板上添加薄膜重布線層可實(shí)現(xiàn)超細(xì)間距布線。圖9展示了新光的i-THOP基板技術(shù)。
4 {+ F( h5 x# B" I, [' F& S% g8 ^2 x7 f2 E% k
zsjrliecc2m64034874357.png (552.7 KB, 下載次數(shù): 2)
下載附件
保存到相冊(cè)
zsjrliecc2m64034874357.png
2024-9-22 01:16 上傳
# m0 A, ^/ A# G4 z" i. u圖9:(a) 新光的i-THOP翻轉(zhuǎn)芯片封裝基板,在積層上方有薄膜層,(b) 在1-2-2積層基板上有兩層薄膜層的測(cè)試載體。
1 v* j+ l b; P" C$ N% b' r6 t/ A; r+ c. N: ]" T' D
6. 扇出重布線層基板( K1 I2 f0 { T4 \+ V- Y9 L
扇出晶圓級(jí)封裝(FOWLP)使用帶有嵌入芯片和重布線層的重構(gòu)晶圓。圖10展示了典型的FOWLP結(jié)構(gòu)。* j# }; h c7 a: E
3 W* W, w* e' L' v+ q
q3duyvf2h3h64034874457.png (355.58 KB, 下載次數(shù): 2)
下載附件
保存到相冊(cè)
q3duyvf2h3h64034874457.png
2024-9-22 01:16 上傳
+ {! n7 L; ]" x! J
圖10:(a) 扇出晶圓級(jí)封裝結(jié)構(gòu),(b) 重布線層橫截面,(c) 重布線層俯視圖。
# e4 A3 p- B' O- m) T( Z9 u
0 s/ W( h" W: C" [& q: a7. 硅通孔(TSV)中介層% w/ B2 I/ M+ H
硅通孔中介層可為2.5D集成實(shí)現(xiàn)高密度互連。圖11展示了被動(dòng)TSV中介層的例子。
# {) R3 g+ {6 U# E0 [, J% k
/ `( p& m" s8 R- o9 f6 f7 @
ag4lpzj3hy464034874557.png (435.62 KB, 下載次數(shù): 1)
下載附件
保存到相冊(cè)
ag4lpzj3hy464034874557.png
2024-9-22 01:16 上傳
" ], I8 X9 q* I, L" N' Q- D圖11:使用被動(dòng)TSV中介層的2.5D IC集成。
# c& q0 o8 L6 U& O% F
: C9 l' ~# s+ o1 x8. 硅橋
! J- [# T! l% h2 H4 [( |- W嵌入式硅橋?yàn)樾酒g連接提供了全TSV中介層的替代方案。圖12展示了英特爾的EMIB技術(shù)。
5 G+ v! s x+ j) w- F- L' Y4 p$ T
/ ?9 G9 a2 O% u
lkkxwgzxaep64034874657.png (435.93 KB, 下載次數(shù): 3)
下載附件
保存到相冊(cè)
lkkxwgzxaep64034874657.png
2024-9-22 01:16 上傳
/ e3 D+ Z/ K+ r/ f
圖12:英特爾的嵌入式多芯片互連橋(EMIB)概念。
9 E7 C$ n+ H; ]/ k* Y, O% Q+ W# w! M- k# o- w4 C8 k# S
翻轉(zhuǎn)芯片組裝, E$ H F" K) ?6 q" N" n
主要的翻轉(zhuǎn)芯片組裝方法包括:
w# p9 [; O7 p6 G: V* Z/ V* x1. 批量回流- H6 }' z' @) r/ t M
使用助焊劑和回流的C4凸塊傳統(tǒng)方法。圖13a說(shuō)明了該過(guò)程。: [! s. y% k6 N3 P
' |; ]# G5 R% V) S
2 [1 _/ H4 F. ^5 e; h( U$ r2. 熱壓焊(TCB)
. l, |) @1 d9 z- P" ?& ?TCB同時(shí)施加力和熱。可用于: l7 Z+ Q$ |( N
C4/C2凸塊的低壓力和回流(圖13b)C2凸塊的高壓力,配合預(yù)涂底填(圖13c,d)
( n3 ?; f6 K4 I, e' X" r9 ], F& K/ E- K
. q5 M. g2 S' W% e3. 混合鍵合" E$ t$ r1 M4 C5 F7 c: u
室溫下直接Cu-Cu鍵合,實(shí)現(xiàn)超細(xì)間距(圖13e)。 W/ {& z* ?8 C. n$ v; @
( a: \6 w1 H. p2 H* I
j4wofgx2yt264034874757.png (251.27 KB, 下載次數(shù): 2)
下載附件
保存到相冊(cè)
j4wofgx2yt264034874757.png
2024-9-22 01:16 上傳
) {, N5 }0 M, U. m圖13:翻轉(zhuǎn)芯片組裝工藝:(a) 批量回流,(b) 低壓力TCB,(c) 帶NCP的高壓力TCB,(d) 帶NCF的高壓力TCB,(e) 混合鍵合。/ F# a9 l% M/ z; r# _5 X. W
; H( ~; g1 I' A9 }- V
底填
5 A5 h3 `- s& X- o- J4 w底填對(duì)翻轉(zhuǎn)芯片可靠性很重要,特別是在有機(jī)基板上。兩種主要的底填方法是:
" n- I. {6 B/ E g2 o. ^1.組裝后底填' p% `( o' i- Z. o O) y
毛細(xì)底填(CUF):組裝后分配,通過(guò)毛細(xì)作用流入芯片下方。模塑底填(MUF):使用改性模塑料一步完成底填和封裝。
) x+ {0 W N( q8 P8 x0 n
& g1 o; E8 N' D% K2.組裝前底填4 m9 a- Q. W! j3 W" s" U2 }! U
無(wú)流動(dòng)底填(NUF):在芯片放置和回流前涂抹。非導(dǎo)電漿料(NCP):用于TCB,在鍵合過(guò)程中固化。非導(dǎo)電膜(NCF):薄膜覆蓋在晶圓或基板上,用于TCB。0 |6 h0 n6 ~; ]+ f- F
" {- k$ u) N8 O( Y) J0 n( ~. k
圖14說(shuō)明了模塑底填概念。
) H* B8 C- O" j% f9 T
! o" f/ `1 @: {* P `( F
ewyiketjpu164034874857.png (541.72 KB, 下載次數(shù): 2)
下載附件
保存到相冊(cè)
ewyiketjpu164034874857.png
2024-9-22 01:16 上傳
. X& M7 J) p. t* e4 V
圖14:模塑底填(MUF)過(guò)程和挑戰(zhàn)。2 c) q4 C3 D: C0 F8 i* j z$ K
1 t& u% o8 C# d# ^* v底填表征, O8 `9 I* F7 s8 S/ {! q- ?3 v
正確選擇和表征底填材料非常重要。需要評(píng)估的關(guān)鍵性能包括: C( S- D {9 l
1. 固化條件:使用差示掃描量熱法(DSC)確定。
9 b, @( m y) s# Z( U* g2. 熱膨脹系數(shù)(CTE):使用熱機(jī)械分析(TMA)測(cè)量。) J7 z7 u3 h4 w! S ~
3. 玻璃化轉(zhuǎn)變溫度(Tg):從TMA或動(dòng)態(tài)機(jī)械分析(DMA)獲得。
/ ]8 z& ]# H- q/ _# g2 o4. 儲(chǔ)能模量:使用DMA測(cè)量。
" v+ i7 y. [9 S' K" n; o5. 吸濕率:使用熱重分析(TGA)確定。
! B9 m& h' u( z6. 流動(dòng)率:在實(shí)際翻轉(zhuǎn)芯片組裝中評(píng)估。8 z/ f0 w) r, S$ _
7. 粘合強(qiáng)度:通過(guò)芯片剪切測(cè)試評(píng)估。9 S+ ]* A: l* O& R$ o
4 E0 N1 ^, |/ @
圖15展示了底填材料的典型DMA結(jié)果,包括儲(chǔ)能模量和正切δ。
( J; |3 Q3 b/ \5 j' e: F5 C$ K o! G" \& @) y! o/ E
rajwd4kj5j164034874957.png (125.83 KB, 下載次數(shù): 2)
下載附件
保存到相冊(cè)
rajwd4kj5j164034874957.png
2024-9-22 01:16 上傳
0 x0 q' } R7 C. x5 B圖15:底填材料的典型儲(chǔ)能模量和正切δ曲線。
! @# ~3 h% ?) T. y" E5 ]1 Y9 W Y* v/ Y
底填模板印刷
) V% v+ g2 s% e v2 L一種新的高產(chǎn)量底填應(yīng)用方法涉及模板印刷。該方法的關(guān)鍵方面包括:模板設(shè)計(jì):每個(gè)芯片使用一個(gè)小矩形開口,干膜具有更大的開口。印刷過(guò)程:通過(guò)模板將底填印刷到每個(gè)芯片的一個(gè)邊緣。毛細(xì)流動(dòng):印刷后,加熱組件使底填流入芯片下方。7 F; w V8 R6 [9 W" V
[/ol]
' X9 r2 b% Y8 l! S7 R7 F圖16說(shuō)明了底填應(yīng)用的模板印刷概念。
0 E( d( C$ J0 C* G, N9 v( x# f
" ~/ K! M5 Z; z8 _! M0 }- {
0hp4hvwownk64034875057.png (506.14 KB, 下載次數(shù): 2)
下載附件
保存到相冊(cè)
0hp4hvwownk64034875057.png
2024-9-22 01:16 上傳
2 @0 _9 D# J0 |6 ~3 J1 Q
圖16:底填模板印刷過(guò)程:(a) 印刷前,(b) 印刷中,(c) 印刷后,(d) 毛細(xì)流動(dòng)后。$ ~, W2 J: Y- K
/ d) E/ G' b+ n2 B5 q4 D/ ?$ A
實(shí)驗(yàn)結(jié)果表明,這種方法可以實(shí)現(xiàn)無(wú)空隙底填,并具有良好的粘合強(qiáng)度。圖17展示了模板印刷底填組件的橫截面。
' D' j4 M- n; i# B1 X; t0 [! e0 U7 \" O9 Z5 i6 y' H
kky2igxdp2n64034875157.png (548.84 KB, 下載次數(shù): 1)
下載附件
保存到相冊(cè)
kky2igxdp2n64034875157.png
2024-9-22 01:16 上傳
5 X2 M3 H7 @5 h" a' U5 ?3 q
圖17:有機(jī)基板上翻轉(zhuǎn)芯片模板印刷底填的橫截面。
B$ Q' ]- e$ i7 g# s9 F6 z3 S3 c$ L
結(jié)論) t- B* T; a( l3 W8 q# C X
翻轉(zhuǎn)芯片技術(shù)不斷發(fā)展,以滿足先進(jìn)封裝應(yīng)用的需求。了解晶圓凸塊、基板技術(shù)、組裝方法和底填工藝的各個(gè)方面對(duì)成功實(shí)施非常重要。隨著間距要求變得更精細(xì),性能需求增加,材料和工藝的新創(chuàng)新將推動(dòng)翻轉(zhuǎn)芯片封裝的未來(lái)發(fā)展。+ W4 C' G% B! B7 S' E) Z
8 F; N: o8 `" l* Y6 s
! r. u/ W0 Q/ d+ P參考文獻(xiàn)
- t+ x" d4 d. j8 m( B; @[1] J. H. Lau, "Flip Chip Technology," in Flip Chip, Hybrid Bonding, Fan-In, and Fan-Out Technology. Singapore: Springer Nature Singapore Pte Ltd., 2024, ch. 1, pp. 1-75. l+ h, q- e: ^2 l k% g
( v( y2 Q4 K5 l! e# M3 s1 h6 K' P- END -4 e e, [# e1 d; c' b
8 n0 k* A( R S2 _% ?" A0 J
軟件申請(qǐng)我們歡迎化合物/硅基光電子芯片的研究人員和工程師申請(qǐng)?bào)w驗(yàn)免費(fèi)版PIC Studio軟件。無(wú)論是研究還是商業(yè)應(yīng)用,PIC Studio都可提升您的工作效能。
3 y7 L3 t/ w$ S- T! A- c+ @點(diǎn)擊左下角"閱讀原文"馬上申請(qǐng)
W) C( {1 e9 y' o& y( G1 o5 i8 A3 t3 P5 G
歡迎轉(zhuǎn)載1 u+ [! X: @# _! @
% h3 J; v& Y3 {* z# C/ Q; a6 d" F' U
轉(zhuǎn)載請(qǐng)注明出處,請(qǐng)勿修改內(nèi)容和刪除作者信息!
6 m, J, Y! _/ p S& D
) }' T. V9 A$ o4 e" h* u- |4 I) r( f9 z4 _, k3 ~, i% b, Z
1 J" ?4 X: B$ ^3 U# F& J
gndwdmm0hyr64034875257.gif (16.04 KB, 下載次數(shù): 2)
下載附件
保存到相冊(cè)
gndwdmm0hyr64034875257.gif
2024-9-22 01:16 上傳
9 R% `( m; P1 k6 ^' h+ z3 d1 q$ F9 l* D/ s9 O. G+ G
關(guān)注我們
& m, }. S4 _3 y7 m) z( F% |$ ?8 F$ x
6 ]7 m9 @ p. z1 z
k0lolet1ubf64034875357.png (31.33 KB, 下載次數(shù): 2)
下載附件
保存到相冊(cè)
k0lolet1ubf64034875357.png
2024-9-22 01:16 上傳
: d2 ?+ m7 F y" _7 [) m+ z! W | / d- \: p: \4 ^- M' X; q
01ektwxcmj264034875457.png (82.79 KB, 下載次數(shù): 3)
下載附件
保存到相冊(cè)
01ektwxcmj264034875457.png
2024-9-22 01:16 上傳
6 Z, H9 W2 e' d6 H
|
/ V8 U! O! e/ N0 c. I+ t) A
) [% ?4 G. S. q# j Z9 F | 1 p) ~ e8 }# I
, Z, j9 k' o' X" ~
0 [0 {* w/ d0 {2 M i A
; I7 l6 u+ ]5 @3 Q; I/ e8 R9 B
; v+ Z: R* J: Y% a1 R
p8 i/ t. G9 F* a9 ]0 z2 _; _& P" X1 T+ @3 `# U& [
關(guān)于我們:% c: N8 y) R/ R! ~, ?8 t4 y6 X
深圳逍遙科技有限公司(Latitude Design Automation Inc.)是一家專注于半導(dǎo)體芯片設(shè)計(jì)自動(dòng)化(EDA)的高科技軟件公司。我們自主開發(fā)特色工藝芯片設(shè)計(jì)和仿真軟件,提供成熟的設(shè)計(jì)解決方案如PIC Studio、MEMS Studio和Meta Studio,分別針對(duì)光電芯片、微機(jī)電系統(tǒng)、超透鏡的設(shè)計(jì)與仿真。我們提供特色工藝的半導(dǎo)體芯片集成電路版圖、IP和PDK工程服務(wù),廣泛服務(wù)于光通訊、光計(jì)算、光量子通信和微納光子器件領(lǐng)域的頭部客戶。逍遙科技與國(guó)內(nèi)外晶圓代工廠及硅光/MEMS中試線合作,推動(dòng)特色工藝半導(dǎo)體產(chǎn)業(yè)鏈發(fā)展,致力于為客戶提供前沿技術(shù)與服務(wù)。
* R" K7 a" ~4 ~* E3 H6 r
7 {+ u8 k/ P0 ~- m ahttp://www.latitudeda.com/
! S; n5 d5 ^( D, c" k& U(點(diǎn)擊上方名片關(guān)注我們,發(fā)現(xiàn)更多精彩內(nèi)容) |
|