網(wǎng)傳華為校招通用硬件題，挺難的

硬件筆記本

# q1 |* V) e! j點擊上方名片關(guān)注了解更多


" ~9 v# |# E/ j' [華為通用硬件：30道單項選擇，每題2分；10道不定項選擇，每題4分，少選不得分；總分100，60及格。
# W0 s5 e6 `' L  S9 e3 j考核內(nèi)容：數(shù)電 模電 電力電子 微機(jī)原理 計算機(jī)網(wǎng)絡(luò) 磁技術(shù) 材料 通信原理等
' p# |5 A; R: R* O: p% H" {考核難度：個人覺得對于一個本科生還是比較難的，很多東西學(xué)校里接觸不到
* b% m0 r* k+ I5 x; D$ d& g
# ]' ]$ o3 p4 j( D  r2 H+ U' q例題
1. 三角波通過什么運算電路可以轉(zhuǎn)換為正弦波（低通濾波器）
4 a$ h8 l  n! I& S4 z0 A7 v2. 下列哪個邏輯運算式錯誤：A+1=A A*A=A
5 s- n- D1 p/ j3. 在Vgs可用電壓范圍內(nèi)，Vgs越大，MOSFET漏源導(dǎo)通電阻的變化是變小。
4. 下面哪個電路屬于組合邏輯電路：計數(shù)器 移位寄存器 譯碼器 觸發(fā)器
5. 相嚙合的標(biāo)準(zhǔn)齒輪，小輪的齒根厚度與大輪的齒根厚度相比(大齒輪的齒根厚度大)
【解析】一對相嚙合的標(biāo)準(zhǔn)齒輪中,小齒輪的齒根厚度小于大齒輪的齒根厚度,而小齒輪的工作條件往往比大齒輪惡劣,故容易損壞。關(guān)注公眾號：硬件筆記本
6. 下列不能用帶使能端的二進(jìn)制譯碼器實現(xiàn)的有：多路數(shù)據(jù)分配器 地址譯碼器 七段數(shù)字顯示譯碼驅(qū)動 計數(shù)器
* ?2 f; K. F/ T7. 基于IA 64架構(gòu)的軟件可以運行在 IA32位數(shù)的處理器上（錯）
8. N形的半導(dǎo)體的多子是自由電子，所以它帶負(fù)電荷（錯）
$ b& V6 |7 M- ^1 }+ _9. 對板料進(jìn)行多次拉伸時，為了消除形變強化，中途應(yīng)進(jìn)行：完全退火 再結(jié)晶退火 正火
& m- n' ?9 K( x0 c10. Cache的寫策略一般包括 write back和write through 兩種前者減少了對內(nèi)存的訪問，所以性能更高（對）
7 E* [( l4 |! S1 |/ ?3 g【解析】Write back 是只是寫到Cache中，并不會馬上寫到memory中，只有當(dāng)Cache被替換掉的時候，才會進(jìn)行寫到memory中，效率高，但是結(jié)構(gòu)復(fù)雜。Write through 就干脆的多，直接寫到memory中。結(jié)構(gòu)簡單，但是效率低。
11. 模擬鎖相環(huán)電路中，與鑒相器參考信號 R相連 并且與運放正輸入相連的是：up信號 vco壓控信號 down信號。關(guān)注公眾號：硬件筆記本
0 w4 Q% q- B! [* J2 r. |9 N1 h12. 動態(tài)心電圖使用的ECG帶寬是0.05-40HZ 0.05-50HZ 0.05-150HZ 0.5-40Hz
  ~( k6 g8 w2 e; T* r13.計算機(jī)的字長是指 數(shù)據(jù)長度 CPU的數(shù)據(jù)總線的寬度 cpu內(nèi)部一次可以處理的二進(jìn)制數(shù)的位數(shù)
14.若y(t)=f(t)*h(t) 那么 f(2t)*h(2t)等于 Y(2T)/2
2 F1 e% ?1 R' [+ M15.關(guān)于 PCB的設(shè)置，以下描述錯誤的是 器件面下面（第二層）優(yōu)先設(shè)置地面層 優(yōu)先采用對稱結(jié)構(gòu)設(shè)計 盡量避免兩個信號層直接相鄰 電源層離底層越遠(yuǎn)越好
16.考慮單板12V總線最低電壓不超過8v。如果12V輸入上跌落最長400us，負(fù)載最大電流10A,則12v總線上的電容最小為：1000UF 2500UF 500UF 1500UF
17.電源紋波噪聲哪種測量方式最準(zhǔn)確？無源探頭+示波器設(shè)置為50ohm DC模式 無源探頭+示波器設(shè)置為 1Mohm AC模式 同軸線覽 + 10uf電容隔直+ 示波器設(shè)置為50ohm +DC模式 有源探頭 +示波器設(shè)置為50ohm DC模式
1 f+ M2 R: O$ ]- M" m, Q* ]18.對于二進(jìn)制信號傳輸來說，波特率在數(shù)值上等于比特率（正確）
19.數(shù)字電路設(shè)計中經(jīng)常采用地址的高位譯碼器來產(chǎn)生芯片的片選（正確）
20.溫度升高，熔體的表面張力一般將（減少）
21.正常情況下，脈沖的下降沿Tf的時間值應(yīng)該在下述的那個條件下測量 在脈沖峰峰值的10%到90% 在脈沖峰峰值的0到90% 在脈沖的峰峰值的10%到100% 在脈沖的峰峰值的0到100%

: I8 O8 G9 ?1 j1 }0 D3 i  ^22.疲勞破壞是由于裂紋擴(kuò)展引起的（正確）
23.在數(shù)字邏輯電路的設(shè)置中，要避免引起”競爭”，可以采用以下的那些方式（）
A 在電路中增加延時邏輯
, o9 e) g  B  S; p: E4 j* \( ~# SB 采用同步時序電路
! c" |1 r( U+ _# K  {C 采用異步時序電路
D 修改狀態(tài)轉(zhuǎn)換表
1 M6 V" [+ s- w$ e4 _24.計算機(jī)網(wǎng)絡(luò)的物理層具有那些功能。關(guān)注公眾號：硬件筆記本
4 @+ d% M/ g, Q- i* x; PA 定義報文的差錯控制特性
B 定義接口的信號電氣特性
8 w1 d5 i0 x/ m, i  BC 定義連接器的機(jī)械特性
+ {! t( l: K  F% rD 定義報文的路由特性
# S" A& R' i/ Z0 a: ?7 T4 O, O9 [25.下面關(guān)于DMA傳輸方式，正確的有
2 C9 g9 B' o$ V. F1 s, C( x. E3 R6 C' mA 需要DMA控制器參與傳輸
& G, r" ?" [9 I; _) P% i0 fB 具有傳輸速度快，降低CPU的負(fù)載的優(yōu)點
C 傳輸前后不需要有CPU的參與
* p1 a  i5 t& x" l& _4 JD 計算機(jī)系統(tǒng)的地址總線，數(shù)據(jù)總線，控制總線在CPU和DMA 控制器之間復(fù)用。
26.DRAM上電時存儲單元的內(nèi)容是全0，而Flash上電時存儲單元的內(nèi)容是全1。（錯誤）
27.眼圖可以用來分析高速信號的碼間干擾、抖動、噪聲和衰減。（正確）
28.以太網(wǎng)交換機(jī)將沖突域限制在每個端口，提高了網(wǎng)絡(luò)性能。（正確）
29.放大電路的輸出信號產(chǎn)生非線性失真是由于電路中晶體管的非線性引起的。（正確）
30.1的8位二進(jìn)制補碼是0000_0001,-1的8位二進(jìn)制補碼是 1111_1111。（正確）
31.洗衣機(jī)，電冰箱等家用電器都使用三孔插座，是因為如果不接地，家用電器是不能工作的。（錯誤）
+ I* d9 C3 |( Z- o' l4 I: B' m; S32.十進(jìn)制數(shù)據(jù)0x5a與0xa5的同或運算結(jié)果為：0x00。（正確）
0 i* ^0 i8 N5 M" C, J* j  W: j: J2 O9 W6 _33.硅二極管的正向?qū)�通壓降比鍺二極管的大 （正確）
34.一空氣平行板電容器，兩級間距為d，充電后板間電壓為u。然后將電源斷開，在平板間平行插入一厚度為d/3的金屬板。此時電容器原板間電壓變?yōu)?U/3
35.8086CPU內(nèi)部包括哪些單元 EU,BIU
$ {0 ~1 j8 |6 q5 a+ m36.為了避免50Hz的電網(wǎng)電壓干擾放大器，應(yīng)該用哪種濾波器：帶阻濾波器
% R' N+ R2 ~! _' e37.關(guān)于SRAM和DRAM，下面說話正確的是：DRAM使用內(nèi)部電容來保存信息 SRAM需要定時刷新，否則數(shù)據(jù)會丟失 SRAM的集成度高于DRAM 只要不掉電，DRAM內(nèi)的數(shù)據(jù)不會丟失
4 h* F! E9 a1 S【解析】SRAM和DRAM都是隨機(jī)存儲器，機(jī)器掉電后，兩者的信息都將丟失。它們的最大區(qū)別就是：DRAM是用電容有無電荷來表示信息0和1，為防止電容漏電而導(dǎo)致讀取信息出錯，需要周期性地給電容充電，即刷新；而SRAM是利用觸發(fā)器的兩個穩(wěn)態(tài)來表示信息0和1，所以不需要刷新。另外，SRAM的存取速度比DRAM更高，常用作高速緩沖存儲器Cache。DRAM的集成度要高。因為SRAM需要更大的體積。關(guān)注公眾號：硬件筆記本
38.在RS232串口中，采用哪一種校驗方式：奇偶校驗
39.對于D觸發(fā)器來說，為了保證可靠的采樣，數(shù)據(jù)必須在時鐘信號的上升沿到來之前繼續(xù)穩(wěn)定一段時間，這個時間稱為: 保持時間 恢復(fù)時間 穩(wěn)定時間 建立時間
【解析】setup/hold time 是測試芯片對輸入信號和時鐘信號之間的時間要求.建立時間是指觸發(fā)器的時鐘信號上升沿到來以前數(shù)據(jù)穩(wěn)定不變的時間輸入信號應(yīng)提前時鐘上升沿 (如上升沿有效)T時間到達(dá)芯片這個T就是建立時間-Setup time.如不滿足setup time,這個數(shù)據(jù)就不能被這一時鐘打入觸發(fā)器只有在下一個時鐘上升沿數(shù)據(jù)才能被打入觸發(fā)器
, o: `! k/ T! T保持時間是指觸發(fā)器的時鐘信號上升沿到來以后數(shù)據(jù)穩(wěn)定不變的時間如果hold time 不夠數(shù)據(jù)同樣不能被打入觸發(fā)器
建立時間 (Setup Time)和保持時間 (Hold time).建立時間是指在時鐘邊沿前數(shù)據(jù)信號需要保持不變的時間保持時間是指時鐘跳變邊沿后數(shù)據(jù)
40.本征半導(dǎo)體中加入（）元素可形成N型半導(dǎo)體 五價
$ j" k. S# t2 ^$ t【解析】摻雜3價的原子形成P性，摻雜5價格的形成N形半導(dǎo)體
8 o& o! E: u$ T% `' t* a& r0 f1 ]4 p( @  W41.在Buck電路中，不能起到減小紋波作用的措施是 采用多項并聯(lián)的模式 開關(guān)管內(nèi)置，提高電源的開關(guān)頻率 輸出濾波電容由陶瓷電容改為容量電解電容 增大輸出濾波電感量
42.關(guān)于PCI總線的描述，錯誤的是: PCI總線是一個16位寬的總線 PCI的地址線與數(shù)據(jù)線是復(fù)用的 PCI是一種獨立于處理器的總線標(biāo)準(zhǔn)，可以支持多種處理器 PCI支持即插即用功能
【解析】總線寬度為32/64位
43.中繼器、以太網(wǎng)交換機(jī)、路由器分別工作在OSI模型的哪位層次上：物理層、鏈路層、網(wǎng)絡(luò)層
【解析】
物理層: 將數(shù)據(jù)轉(zhuǎn)換為可通過物理介質(zhì)傳送的電子信號 相當(dāng)于郵局中的搬運工人
: F2 a. l9 B; T0 z  A5 j/ X* N& V數(shù)據(jù)鏈路層: 決定訪問網(wǎng)絡(luò)介質(zhì)的方式 在此層將數(shù)據(jù)分幀，并處理流控制。本層指定拓?fù)浣Y(jié)構(gòu)并提供硬件尋 址。相當(dāng)于郵局中的裝拆箱工人
網(wǎng)絡(luò)層: 使用權(quán)數(shù)據(jù)路由經(jīng)過大型網(wǎng)絡(luò) 相當(dāng)于郵局中的排序工人
傳輸層: 提供終端到終端的可靠連接 相當(dāng)于公司中跑郵局的送信職員
會話層: 允許用戶使用簡單易記的名稱建立連接 相當(dāng)于公司中收寄信、寫信封與拆信封的秘書。關(guān)注公眾號：硬件筆記本
- _7 L/ }: f) v表示層: 協(xié)商數(shù)據(jù)交換格式 相當(dāng)公司中簡報老板、替老板寫信的助理
8 A' F) H$ O0 E' R- A44.模擬信號數(shù)字化的過程是 采樣->量化->編碼
2 E' A6 J9 C) p* @2 x投稿/招聘/推廣/宣傳/技術(shù)咨詢 請加微信：woniu26a
6 [6 X: `9 O' k! j/ o- B
" d5 `7 w& D, i/ O  X2 m
聲明：
3 K" K3 n% U4 B, d4 @  u聲明：本號對所有原創(chuàng)、轉(zhuǎn)載文章的陳述與觀點均保持中立，推送文章僅供讀者學(xué)習(xí)和交流。文章、圖片等版權(quán)歸原作者享有，如有侵權(quán)，聯(lián)系刪除。推薦閱讀▼
電路設(shè)計-電路分析
/ }! K1 Q. m: d6 E- ?8 Aemc相關(guān)文章
電子元器件
后臺回復(fù)“加群”，管理員拉你加入同行技術(shù)交流群。