電子產(chǎn)業(yè)一站式賦能平臺(tái)

PCB聯(lián)盟網(wǎng)

搜索
查看： 131|回復(fù)： 0
收起左側(cè)

扇出型晶圓/面板級(jí)封裝技術(shù)概述

[復(fù)制鏈接]

686

主題

686

帖子

5863

積分

四級(jí)會(huì)員

Rank: 4

積分
5863
跳轉(zhuǎn)到指定樓層
樓主
發(fā)表于 2024-9-20 08:00:00 | 只看該作者 |只看大圖 回帖獎(jiǎng)勵(lì) |倒序?yàn)g覽 |閱讀模式
引言
, z' Q" h. p( E$ a0 g/ ~1 l$ M+ q扇出型晶圓/面板級(jí)封裝（FOW/PLP）是先進(jìn)的封裝技術(shù)，與傳統(tǒng)封裝方法相比，能夠?qū)崿F(xiàn)更高的I/O密度和更好的電性能。本文概述FOW/PLP技術(shù)，包括關(guān)鍵工藝步驟、應(yīng)用和可靠性考慮因素。
% |/ D8 M/ l% S
: y3 Z3 |0 j3 p# U扇出型封裝簡介
6 J7 j# e9 Z$ d  F* R( @扇出型封裝與扇入型晶圓級(jí)芯片尺寸封裝（WLCSPs）的不同之處在于它需要在加工過程中使用臨時(shí)載體。這允許重布線層（RDLs）延伸到原始芯片邊界之外，從而實(shí)現(xiàn)更高的I/O數(shù)量。$ A) @9 W" ~0 R! p* E  N4 J

. u2 o* _5 Q* U' W9 ^( t3 y如圖1所示，扇出型封裝的步驟包括：
  • 將已知良好芯片（KGDs）拾取并放置在臨時(shí)載體上
  • 用模塑料封裝芯片
  • 在封裝芯片上制作重布線層
  • 貼裝焊球
  • 移除臨時(shí)載體并將個(gè)別封裝切割分離( P4 N& r2 S# l8 q% @
    [/ol]
    , u7 k$ L) M& m5 P8 j, x' x+ H
    ; E9 J% x# F8 [7 C4 e; W ( N7 [/ Z2 X$ _9 t. @! m1 A
    圖1
    1 J, Z- D8 F, |- t# T
    * E- V+ N9 V4 w4 e8 H, D扇出型封裝的主要優(yōu)勢(shì)包括：
    . p6 g  z; l8 m7 i9 v
  • 更高的I/O密度
  • 改善的電性能
  • 更薄的封裝厚度
  • 異質(zhì)集成多個(gè)芯片的能力" H2 M2 H1 r# y; k3 Y

    / T0 Z2 }2 {6 g# G+ S扇出型晶圓級(jí)封裝工藝流程
    9 w- U# Y* K  z2 \9 m9 \5 j% O典型的扇出型晶圓級(jí)封裝（FOWLP）工藝流程包括以下關(guān)鍵步驟：$ R0 I  V+ F5 p. `" ~% v" y6 ^0 a
  • 晶圓準(zhǔn)備和切割
  • 芯片貼裝到臨時(shí)載體
  • 模塑/封裝
  • 載體移除
  • 重布線層制作
  • 焊球貼裝和切割分離
    ' b4 s( T$ N+ k) N    + g7 A4 _9 F/ R. P, r& j& }
    圖2提供了芯片優(yōu)先、正面朝下FOWLP方法的這些工藝步驟的視覺概覽：
    9 Q6 d1 ~3 V! L# ^' Z% R4 ~: d! q4 Z0 b5 E, f4 s; b7 i
    + Y0 W4 X& e' z  Q% C% W
    圖2: `; {3 t, D; k8 Y" A: [& _
    8 ^: {* \/ [# }$ V  w6 k
    FOWLP加工中的關(guān)鍵考慮因素包括：
    $ P% e7 F9 r0 q, p* z) y; E2 G
  • 臨時(shí)載體選擇（玻璃、硅、金屬）
  • 模塑料性質(zhì)
  • 重布線層制作（線寬/間距、通孔形成）
  • 模塑過程中的芯片位移
  • 翹曲控制
    , w6 Q6 f3 ~4 x( I: W" Z/ \2 O
    1 V# K# r3 h/ g6 i6 h; I扇出型面板級(jí)封裝
    5 ?5 v' a8 d5 P7 b4 T為了進(jìn)一步提高產(chǎn)量并降低成本，扇出型加工可以擴(kuò)展到大型矩形面板而不是圓形晶圓。這被稱為扇出型面板級(jí)封裝（FOPLP）。$ e- N# z* a8 w1 x. n5 C9 c/ x1 y

    ' ?8 _8 T: d; n0 y圖3展示了508 x 508 mm面板的例子，其中包含1512個(gè)扇出型封裝：
      F. w, `& v1 L# ]
    , V$ r+ ]0 X9 e% h! e, \2 H8 g 9 `3 Q- h& m8 ^' X
    圖36 [# G/ t8 z  A# j7 Q

    ! `4 e* p8 y- @. zFOPLP的主要優(yōu)勢(shì)包括：
    3 b* M9 u6 |& X! D
  • 更高的產(chǎn)量
  • 更低的每個(gè)封裝成本
  • 利用PCB/顯示器制造基礎(chǔ)設(shè)施
    2 \0 _4 P" j8 H' J+ U* D( C1 R
    ( e6 z- k' q! `然而，像翹曲控制和維持大面板上的均勻性等挑戰(zhàn)必須得到解決。4 V0 E1 H  c$ {1 O

    6 Q4 k1 G! w! m# g3 I# z重布線層制作
    0 F" s% t/ j. L. i2 ]扇出型封裝的一個(gè)關(guān)鍵方面是細(xì)間距重布線層（RDLs）的制作。這通常涉及：
  • 介電層沉積/圖案化
  • 種子層沉積
  • 光刻膠圖案化
  • 銅電鍍
  • 種子層去除& ?1 ^8 J/ T5 U; N. p# S& e: |  z
    [/ol]
    , u) r5 X0 _* F/ x$ O6 |' |, {圖4顯示了扇出型封裝中10 μm線寬/間距RDLs的掃描電鏡圖像：
    $ j/ ?4 M$ ]8 x6 C! O$ H( Q: e  i
    % H" c" w, O. g( B: l+ j5 o 6 u! x7 ?9 d  A- t6 f1 P/ U2 V
    圖4
    2 k& e8 M3 G; R+ G先進(jìn)的扇出型封裝可能包含多個(gè)RDL層，線寬/間距尺寸可達(dá)到2/2 μm。
      b* W3 T$ E1 {3 y3 y# g  _; o# f, C, a0 S/ Q2 S/ u
    芯片后置與芯片優(yōu)先方法3 p8 G* F* v$ g! x( s+ M
    扇出型封裝可以使用芯片優(yōu)先或芯片后置（RDL優(yōu)先）方法實(shí)現(xiàn)：: ^6 K2 i8 V9 U9 m8 N4 c
    1.芯片優(yōu)先：
    " q* a% I7 g2 o6 c+ A
  • 在RDL制作之前將芯片貼裝到載體上
  • 成本更低，產(chǎn)量更高
  • 更容易發(fā)生芯片位移
    & L9 M& T9 u/ R- Y5 f, I    : A! @9 d7 c/ u" m! v$ _
    2.芯片后置：
    4 ?/ N9 g+ e6 G9 k1 p
  • 在芯片貼裝之前在載體上制作RDLs
  • 更好的尺寸控制
  • 成本更高，工藝步驟更多1 k. ?% x3 K& U; [) K
    0 M! P/ H/ y1 L
    圖5展示了RDL優(yōu)先FOWLP方法的工藝流程：" A4 L* P& K; Z5 n6 l: `
    - O+ ?( g1 w2 u/ k( ^! i
    2 W# g' @, ]5 A, ]! K
    圖5
    , a% V/ M3 g. ?: p' Q9 ^* {0 C
    ; a$ {- |8 B& ?9 r* l  O/ Y芯片優(yōu)先和芯片后置之間的選擇取決于成本、尺寸控制要求和芯片尺寸/間距等因素。
    # _( p4 s" X: K( C# W- x, o( s
    ) e: z  {$ J! U% V異質(zhì)集成- V- q& \4 j) Y+ `5 d  j# L
    扇出型封裝的一個(gè)主要優(yōu)勢(shì)是能夠在單個(gè)封裝中集成多種類型的芯片。這使得以下組件的異質(zhì)集成成為可能：
    % B: \, U" [8 B, b  l
  • 邏輯 + 存儲(chǔ)器
  • 模擬 + 數(shù)字
  • 處理器 + 傳感器; U  M  S: l" i; J

    " A; y8 h4 s2 l' a; U圖6展示了一個(gè)集成多種芯片尺寸的異質(zhì)扇出型封裝示例：+ l) f6 ?1 h) R& k: B1 |4 ~6 l! |8 b' A

    9 w* w6 a, F! C# k ) i; @0 h% w- @- y) t! O, z
    圖64 d; O  N. D# p1 k9 c2 L% V; A

    1 T* i$ b. _5 S# @在異質(zhì)扇出型設(shè)計(jì)中，必須仔細(xì)考慮芯片放置、RDL布線和熱管理。
    - [$ ?- n3 t( |6 Z4 m' K0 b' J9 K6 N. G) r. f# G  ~0 L' q- l' Q( k
    可靠性考慮
    9 R7 Z3 ?: }. ^& {) ?扇出型封裝的主要可靠性問題包括：6 J. Z  ]! }! ]2 l% w
  • 模塑過程中的芯片位移
  • 翹曲
  • RDL裂紋/剝離
  • 焊點(diǎn)疲勞
  • 濕敏度: _' c8 l. M* h5 o' s

    + ]* Z) |+ w6 L1 Q2 L. _9 _/ k可靠性測(cè)試通常包括：
    0 o; B/ V1 I2 V! z: w% D
  • 溫度循環(huán)
  • 跌落/沖擊測(cè)試
  • 濕敏等級(jí)（MSL）測(cè)試( B0 r' t# q2 ~  v6 y8 Z

    % Z6 W2 O: n$ K6 z* n5 F圖7展示了溫度循環(huán)后扇出型封裝中的焊點(diǎn)裂紋示例：
    : q  i+ J; d; n; V- E& M2 G- L+ R8 q! I) C8 ?% s) n9 l
    2 u3 ~6 Y% t% B) p& r
    圖7
    6 O2 u9 M2 _  ~
    . [' b1 w7 @$ u0 _; P' h4 ?( K有限元建模通常用于分析應(yīng)力和預(yù)測(cè)可靠性，如圖8所示：
    7 b0 k, Y6 d+ B4 I4 S2 n  K( S
    ) [8 d: t) h& y( Z+ B4 @% y3 P1 {8 Q
    / l( n3 W( N. t7 l; t. Y2 h8 O圖8! ?) c/ U$ q' w$ \* j: z2 C( ]( o; t
    3 {; J8 Y' M4 O6 Q5 g7 c1 q
    新興應(yīng)用：Mini-LED顯示器6 b" P6 U2 W+ F# Q9 ?
    扇出型封裝的一個(gè)新興應(yīng)用是在mini-LED顯示器中。扇出型封裝允許超細(xì)間距集成mini-LED陣列。
    8 Y0 I) X+ k3 ]: c) o- p6 ?0 D; M( C6 t' @9 Y; W
    圖9展示了使用扇出型技術(shù)封裝的mini-LED陣列示例：
    6 Z: t" `# `2 V4 ^9 M6 S, |6 e1 ^& t
    ; @" S: y, M& g; M  d
    6 c7 t. y4 W% a5 \$ S; {. R圖9
    , d- x8 k6 f5 m( @- Z: u# x+ o0 z4 r8 ~; u! L
    mini-LED封裝的主要優(yōu)勢(shì)包括：
    ( o: E# A% x$ F$ w4 D
  • 超細(xì)間距能力（
  • 改善的熱性能
  • 更低的封裝厚度
    . k/ Q7 G% P  a5 t. `, A
    1 f7 {; E: }( V圖10展示了集成在扇出型封裝中并安裝在PCB上的mini-LEDs的橫截面：
    : Z( b2 d+ @6 c
    ! x5 {9 R- O5 H. s
    7 x1 k7 ~3 e+ r' w; p! ]圖10! C7 b3 f( Y+ ]' j$ p% [

    . b2 ^. `. \3 ]$ ^, d2 c. H2 t總結(jié)
    / [: J1 }% G3 l, w: r扇出型晶圓/面板級(jí)封裝與傳統(tǒng)封裝相比，能夠?qū)崿F(xiàn)更高的I/O密度、改善的性能和異質(zhì)集成。主要方面包括：
    ( ~# D- w3 m9 t' ^3 p4 m7 o
  • 使用臨時(shí)載體
  • RDL制作
  • 芯片優(yōu)先與芯片后置方法
  • 擴(kuò)展到面板級(jí)以提高產(chǎn)量
  • 可靠性考慮
    ! ~0 _  F+ l8 `2 \5 ^
    ! E; p5 j4 M' p6 I9 C像mini-LED顯示器這樣的新興應(yīng)用展示了扇出型封裝對(duì)下一代電子產(chǎn)品的優(yōu)勢(shì)。隨著傳統(tǒng)封裝的縮放達(dá)到極限，預(yù)計(jì)扇出型技術(shù)將在先進(jìn)電子系統(tǒng)中發(fā)揮越來越重要的作用。
    # k# D. f' z3 C, v' e
    ' {' k' R0 |9 w) h& X參考文獻(xiàn)
    6 I; L5 l: _2 L, t; _" `; X[1] J. H. Lau, "Fan-Out Wafer/Panel-Level Packaging," in Semiconductor Advanced Packaging. Singapore: Springer Nature Singapore Pte Ltd., 2021, ch. 4, pp. 147-228.
    + \: P# @9 n, p6 p! U) f0 O# m
    - END -4 I+ V5 r4 T! ~$ N

    9 B. v, a  w6 Y4 @) T, [+ ~軟件申請(qǐng)我們歡迎化合物/硅基光電子芯片的研究人員和工程師申請(qǐng)?bào)w驗(yàn)免費(fèi)版PIC Studio軟件。無論是研究還是商業(yè)應(yīng)用，PIC Studio都可提升您的工作效能。
    - A8 ]: ]- D1 I2 ]1 |: E點(diǎn)擊左下角"閱讀原文"馬上申請(qǐng)
    % z4 ]; S( ?( k0 i$ Q% \- l/ A, U1 q) K) f
    歡迎轉(zhuǎn)載! D3 B8 D& j6 \* _8 C: v  O' Q% ?
    3 |, R; _7 S1 D  }
    轉(zhuǎn)載請(qǐng)注明出處，請(qǐng)勿修改內(nèi)容和刪除作者信息！5 j7 S* r9 Z/ |9 P: R* [# u( k

    ' \, v! A, a- }4 g  Y6 V, W' [: ?8 c# O( G& u1 l

    2 s5 I; g3 `9 M' D& R7 @& z $ C# L; |: S$ i2 r: R

    ! W1 T+ ?2 S; U關(guān)注我們4 j, f. Q$ S" h/ u) w. K  w
    # i) j: [: S1 h; [, M6 N
    4 O! q, x7 L5 Z+ c4 n1 g* t

    1 k& M- J$ Q: |* }: ?    		4 ~6 I3 H" v0 o7 y1 h
    3 [+ y1 J) Y' O3 [6 b  x# @
    		" [6 f3 `2 T& Y3 Q

    , {% R1 i* d' l4 x3 v
                          0 t' i* _" ]: I9 {
    6 ]. H  K) y/ M, K) H
    $ m9 N- w8 {/ l  D" J

    2 G1 y7 g0 U+ ?: I) i關(guān)于我們：! t+ T3 h" `* K* K- y: M
    深圳逍遙科技有限公司（Latitude Design Automation Inc.）是一家專注于半導(dǎo)體芯片設(shè)計(jì)自動(dòng)化（EDA）的高科技軟件公司。我們自主開發(fā)特色工藝芯片設(shè)計(jì)和仿真軟件，提供成熟的設(shè)計(jì)解決方案如PIC Studio、MEMS Studio和Meta Studio，分別針對(duì)光電芯片、微機(jī)電系統(tǒng)、超透鏡的設(shè)計(jì)與仿真。我們提供特色工藝的半導(dǎo)體芯片集成電路版圖、IP和PDK工程服務(wù)，廣泛服務(wù)于光通訊、光計(jì)算、光量子通信和微納光子器件領(lǐng)域的頭部客戶。逍遙科技與國內(nèi)外晶圓代工廠及硅光/MEMS中試線合作，推動(dòng)特色工藝半導(dǎo)體產(chǎn)業(yè)鏈發(fā)展，致力于為客戶提供前沿技術(shù)與服務(wù)。
    3 V7 C" g1 M/ B1 \: I- U1 ?' f! t; u+ T* B# _
    http://www.latitudeda.com/
    & T- q  }5 D! A* h! K（點(diǎn)擊上方名片關(guān)注我們，發(fā)現(xiàn)更多精彩內(nèi)容）

    • 發(fā)表回復(fù)

    本版積分規(guī)則


    聯(lián)系客服 關(guān)注微信 下載APP 返回頂部 返回列表