扇出型晶圓/面板級(jí)封裝技術(shù)概述

逍遙設(shè)計(jì)自動(dòng)化

引言
扇出型晶圓/面板級(jí)封裝（FOW/PLP）是先進(jìn)的封裝技術(shù)，與傳統(tǒng)封裝方法相比，能夠?qū)崿F(xiàn)更高的I/O密度和更好的電性能。本文概述FOW/PLP技術(shù)，包括關(guān)鍵工藝步驟、應(yīng)用和可靠性考慮因素。

扇出型封裝簡(jiǎn)介
. M$ h' ?' A( d9 @- ?扇出型封裝與扇入型晶圓級(jí)芯片尺寸封裝（WLCSPs）的不同之處在于它需要在加工過(guò)程中使用臨時(shí)載體。這允許重布線層（RDLs）延伸到原始芯片邊界之外，從而實(shí)現(xiàn)更高的I/O數(shù)量。
5 n" |. }, x/ s& P& u5 l
" t+ |  @1 W& o. `% V如圖1所示，扇出型封裝的步驟包括：

將已知良好芯片（KGDs）拾取并放置在臨時(shí)載體上

用模塑料封裝芯片

在封裝芯片上制作重布線層

貼裝焊球

移除臨時(shí)載體并將個(gè)別封裝切割分離
0 ?+ D$ V2 }2 U$ i5 v[/ol]
5 M# y* O% D# n7 z" Q+ s% c1 `8 f
; C' g8 H! V5 V+ M  l
圖1
, C- p9 w% j. f; W5 u1 m
1 h' Q' |0 }  q2 P; D扇出型封裝的主要優(yōu)勢(shì)包括：
+ B- g( e/ q  |8 z4 X% c* x5 I

更高的I/O密度

改善的電性能

更薄的封裝厚度

異質(zhì)集成多個(gè)芯片的能力
$ b1 p! ?; P- {- T; V1 k
! I5 l7 Q5 u9 V; V扇出型晶圓級(jí)封裝工藝流程
典型的扇出型晶圓級(jí)封裝（FOWLP）工藝流程包括以下關(guān)鍵步驟：
0 ~2 @) J9 |6 p' q  T$ `

晶圓準(zhǔn)備和切割

芯片貼裝到臨時(shí)載體

模塑/封裝

載體移除

重布線層制作

焊球貼裝和切割分離
. u- n/ J$ M% b1 _; Z" `
! x" |+ m/ p5 u2 ?7 G圖2提供了芯片優(yōu)先、正面朝下FOWLP方法的這些工藝步驟的視覺(jué)概覽：


, a& ?& c* c; }6 a6 y8 ^: Z! }圖2
. O1 W- h2 K7 H& O) x
FOWLP加工中的關(guān)鍵考慮因素包括：
) p+ ]/ c& M2 c" P' j

臨時(shí)載體選擇（玻璃、硅、金屬）

模塑料性質(zhì)

重布線層制作（線寬/間距、通孔形成）

模塑過(guò)程中的芯片位移

翹曲控制
  x3 Y# l# |6 m+ f) R- z9 s
扇出型面板級(jí)封裝
; {/ h. z( k( g; X/ s. n# O; z) `為了進(jìn)一步提高產(chǎn)量并降低成本，扇出型加工可以擴(kuò)展到大型矩形面板而不是圓形晶圓。這被稱(chēng)為扇出型面板級(jí)封裝（FOPLP）。

圖3展示了508 x 508 mm面板的例子，其中包含1512個(gè)扇出型封裝：
1 `1 F* s5 y5 x3 y+ T
2 c+ t6 x9 O* ?' e
$ p7 H4 {+ L; n+ Q) K圖3
' [) F' {! {8 |! G2 \9 D, O8 g; F
FOPLP的主要優(yōu)勢(shì)包括：
$ ]( Q# G) e! z$ n$ D

更高的產(chǎn)量

更低的每個(gè)封裝成本

利用PCB/顯示器制造基礎(chǔ)設(shè)施
, E2 U* [" }1 q) b# {' N& {
然而，像翹曲控制和維持大面板上的均勻性等挑戰(zhàn)必須得到解決。

5 L0 @; t1 w. L4 D& K! ]重布線層制作
扇出型封裝的一個(gè)關(guān)鍵方面是細(xì)間距重布線層（RDLs）的制作。這通常涉及：

介電層沉積/圖案化

種子層沉積

光刻膠圖案化

銅電鍍

種子層去除
) e& T' p% l' n[/ol]
) O$ M) U5 S" @6 N; D3 L# h1 k圖4顯示了扇出型封裝中10 μm線寬/間距RDLs的掃描電鏡圖像：
8 _) j& b) w! p+ o8 R$ {0 T

4 |, d' |6 l: j+ S- F8 r圖4
先進(jìn)的扇出型封裝可能包含多個(gè)RDL層，線寬/間距尺寸可達(dá)到2/2 μm。

芯片后置與芯片優(yōu)先方法
" s! C( M4 y# f% P$ v' T# D扇出型封裝可以使用芯片優(yōu)先或芯片后置（RDL優(yōu)先）方法實(shí)現(xiàn)：
3 d  i+ c) }' T1.芯片優(yōu)先：

在RDL制作之前將芯片貼裝到載體上

成本更低，產(chǎn)量更高

更容易發(fā)生芯片位移

2.芯片后置：
# l6 G! s) i( {1 I! _9 Y

在芯片貼裝之前在載體上制作RDLs

更好的尺寸控制

成本更高，工藝步驟更多

圖5展示了RDL優(yōu)先FOWLP方法的工藝流程：

. H& a2 O1 Q& {5 ?- d/ v
圖5

: C; ?* l+ h3 L+ o% d6 W" {/ t% n芯片優(yōu)先和芯片后置之間的選擇取決于成本、尺寸控制要求和芯片尺寸/間距等因素。
) F9 o: m0 C9 R. J# ^0 r' O7 R$ I
異質(zhì)集成
/ E5 j1 y5 E& u# i# D; d! U扇出型封裝的一個(gè)主要優(yōu)勢(shì)是能夠在單個(gè)封裝中集成多種類(lèi)型的芯片。這使得以下組件的異質(zhì)集成成為可能：
# o' O+ {: \8 B  N

邏輯 + 存儲(chǔ)器

模擬 + 數(shù)字

處理器 + 傳感器
: ]0 x$ R" N9 |, C% N; h
圖6展示了一個(gè)集成多種芯片尺寸的異質(zhì)扇出型封裝示例：
* _1 d5 h( G- v1 q( a

1 _5 i6 q: J$ i8 E0 k/ a圖6
* _0 [- X( |% _" B8 B
在異質(zhì)扇出型設(shè)計(jì)中，必須仔細(xì)考慮芯片放置、RDL布線和熱管理。
+ N+ J  h/ [, d8 Y$ y
5 j, |+ A! B, @) }5 a- b可靠性考慮
扇出型封裝的主要可靠性問(wèn)題包括：

模塑過(guò)程中的芯片位移

翹曲

RDL裂紋/剝離

焊點(diǎn)疲勞

濕敏度
5 w. O: q0 E$ G" o9 _
/ D* ^3 d" x. \9 p2 i8 ^0 `0 R可靠性測(cè)試通常包括：
! F. e# v' X. H7 D# {

溫度循環(huán)

跌落/沖擊測(cè)試

濕敏等級(jí)（MSL）測(cè)試

, }  L% z6 V6 T* }% N9 Y4 }& ^圖7展示了溫度循環(huán)后扇出型封裝中的焊點(diǎn)裂紋示例：

2 U8 l# ~8 h& i. P9 M0 E- J1 u
圖7

4 n! a% c! q. P% ?9 Q+ l有限元建模通常用于分析應(yīng)力和預(yù)測(cè)可靠性，如圖8所示：

) x# v3 X7 M8 ?) Y- B
圖8

& P3 F# v( D( y6 e% a4 R新興應(yīng)用：Mini-LED顯示器
) A5 B& o3 ~  @* ]! s2 D扇出型封裝的一個(gè)新興應(yīng)用是在mini-LED顯示器中。扇出型封裝允許超細(xì)間距集成mini-LED陣列。

) Z6 U  a7 ]* q0 M圖9展示了使用扇出型技術(shù)封裝的mini-LED陣列示例：
; R$ H% a  m4 Q

圖9
. R* [1 h' {& _' `
mini-LED封裝的主要優(yōu)勢(shì)包括：

超細(xì)間距能力（

改善的熱性能

更低的封裝厚度
" ~7 F2 u7 W9 O" C" R
圖10展示了集成在扇出型封裝中并安裝在PCB上的mini-LEDs的橫截面：
; C; E1 e- v6 e5 s7 E& r* c

4 q- A7 J. v6 J3 ?& |# q5 K+ U* _4 V圖10
8 z9 O! o7 n# _
7 L" C6 z5 a9 H總結(jié)
扇出型晶圓/面板級(jí)封裝與傳統(tǒng)封裝相比，能夠?qū)崿F(xiàn)更高的I/O密度、改善的性能和異質(zhì)集成。主要方面包括：
1 Z6 Z8 v; A! \- v8 p- Q

使用臨時(shí)載體

RDL制作

芯片優(yōu)先與芯片后置方法

擴(kuò)展到面板級(jí)以提高產(chǎn)量

可靠性考慮
7 A; K8 Y' f. A
像mini-LED顯示器這樣的新興應(yīng)用展示了扇出型封裝對(duì)下一代電子產(chǎn)品的優(yōu)勢(shì)。隨著傳統(tǒng)封裝的縮放達(dá)到極限，預(yù)計(jì)扇出型技術(shù)將在先進(jìn)電子系統(tǒng)中發(fā)揮越來(lái)越重要的作用。

3 u- v4 a% h" P' N  r  z參考文獻(xiàn)
[1] J. H. Lau, "Fan-Out Wafer/Panel-Level Packaging," in Semiconductor Advanced Packaging. Singapore: Springer Nature Singapore Pte Ltd., 2021, ch. 4, pp. 147-228.

0 H  K3 q" Z: x- END -

軟件申請(qǐng)我們歡迎化合物/硅基光電子芯片的研究人員和工程師申請(qǐng)?bào)w驗(yàn)免費(fèi)版PIC Studio軟件。無(wú)論是研究還是商業(yè)應(yīng)用，PIC Studio都可提升您的工作效能。
點(diǎn)擊左下角"閱讀原文"馬上申請(qǐng)
8 G, X- N  }: V2 f% g
歡迎轉(zhuǎn)載

6 k) x7 A/ z8 H' c; H- S轉(zhuǎn)載請(qǐng)注明出處，請(qǐng)勿修改內(nèi)容和刪除作者信息！

; Z4 f3 V8 C9 U" H
0 N5 T3 O! W- M; K/ [* M
) {) n" f( f4 p% O  t
$ z( e+ j$ ?3 m# v# V5 J7 N2 v8 I
關(guān)注我們

0 E5 t! K- P* d5 B

4 I, d$ L& [& Z  Z" ?" o) Z2 E5 Z 6 U3 h; \  P4 p

* \6 @+ L  ]5 C$ \2 Z5 P

                     

) F* s/ a+ s  c. `: X  q

0 ?& A2 @" ?# P& U; y5 w關(guān)于我們：
) T7 `  ]- Z) u1 x) i3 ?7 K5 J, T8 q深圳逍遙科技有限公司（Latitude Design Automation Inc.）是一家專(zhuān)注于半導(dǎo)體芯片設(shè)計(jì)自動(dòng)化（EDA）的高科技軟件公司。我們自主開(kāi)發(fā)特色工藝芯片設(shè)計(jì)和仿真軟件，提供成熟的設(shè)計(jì)解決方案如PIC Studio、MEMS Studio和Meta Studio，分別針對(duì)光電芯片、微機(jī)電系統(tǒng)、超透鏡的設(shè)計(jì)與仿真。我們提供特色工藝的半導(dǎo)體芯片集成電路版圖、IP和PDK工程服務(wù)，廣泛服務(wù)于光通訊、光計(jì)算、光量子通信和微納光子器件領(lǐng)域的頭部客戶(hù)。逍遙科技與國(guó)內(nèi)外晶圓代工廠及硅光/MEMS中試線合作，推動(dòng)特色工藝半導(dǎo)體產(chǎn)業(yè)鏈發(fā)展，致力于為客戶(hù)提供前沿技術(shù)與服務(wù)。
7 t1 e9 i% D6 J4 ^, [
, {2 f# [5 F4 [9 D1 X" p$ Bhttp://www.latitudeda.com/
（點(diǎn)擊上方名片關(guān)注我們，發(fā)現(xiàn)更多精彩內(nèi)容）