常見錯誤

18681567708

1.原理圖常見錯誤:
(1)ERC報告管腳沒有接入信號:
a. 創(chuàng)建封裝時給管腳定義了I/O屬性;
b.創(chuàng)建元件或放置元件時修改了不一致的grid屬性,管腳與線沒有連上;
c. 創(chuàng)建元件時pin方向反向,必須非pin name端連線.
(2)元件跑到圖紙界外:沒有在元件庫圖表紙中心創(chuàng)建元件.
! V! a- h7 S1 ^; ]2 G! U  c(3)創(chuàng)建的工程文件網(wǎng)絡表只能部分調(diào)入pcb:生成netlist時沒有選擇為global.
1 o( x: b; w" Z! V4 `(4)當使用自己創(chuàng)建的多部分組成的元件時,千萬不要使用annotate.
2.PCB中常見錯誤:
(1)網(wǎng)絡載入時報告NODE沒有找到:
a. 原理圖中的元件使用了pcb庫中沒有的封裝;
b. 原理圖中的元件使用了pcb庫中名稱不一致的封裝;
+ M& N6 T- ?+ H; q0 ~5 bc. 原理圖中的元件使用了pcb庫中pin number不一致的封裝.如三極管:sch中pin
5 a( D" X. l1 A  G( e& bnumber 為e,b,c, 而pcb中為1,2,3.
(2)打印時總是不能打印到一頁紙上:
5 a# H2 j2 g( @( u' d; m7 ^* V8 N1 _a. 創(chuàng)建pcb庫時沒有在原點;
6 a, o3 y9 \+ t) s, q* N8 Q. B9 _b. 多次移動和旋轉(zhuǎn)了元件,pcb板界外有隱藏的字符.選擇顯示所有隱藏的字符, 縮小
$ H; _; k' x) n# W/ K; Upcb, 然后移動字符到邊界內(nèi).
6 W* k0 X7 b/ a: v! y  m(3)DRC報告網(wǎng)絡被分成幾個部分:
表示這個網(wǎng)絡沒有連通,看報告文件,使用選擇CONNECTED COPPER查找.
$ ^! T; t8 l4 E! B1 q6 G# {6 z* n另外提醒朋友盡量使用WIN2000, 減少藍屏的機會;多幾次導出文件,做成新的DDB文件,
& i5 s( G4 ]# N  c# d( h, Z減少文件尺寸和PROTEL僵死的機會.如果作較復雜得設計,盡量不要使用自動布線.

& f1 g" j4 G' R6 Y5 z在pcb設計中,布線是完成產(chǎn)品設計的重要步驟,可以說前面的準備工作都是為它而做的,
在整個PCB中,以布線的設計過程限定最高,技巧最細、工作量最大.PCB布線有單面布
$ D/ r, O+ r0 b. w  G9 R# L5 g3 S- j# x線、 雙面布線及多層布線.布線的方式也有兩種:自動布線及交互式布線,在自動布線之
6 [  s* U+ C, f! R5 }+ I前, 可以用交互式預先對要求比較嚴格的線進行布線,輸入端與輸出端的邊線應避免相鄰
& J2 V( T& H& J& D% c( R' _平行, 以免產(chǎn)生反射干擾.必要時應加地線隔離,兩相鄰層的布線要互相垂直,平行容易
產(chǎn)生寄生耦合.
9 E1 j1 n: \2 ^$ p
自動布線的布通率,依賴于良好的布局,布線規(guī)則可以預先設定, 包括走線的彎曲次數(shù)、
導通孔的數(shù)目、步進的數(shù)目等.一般先進行探索式布經(jīng)線,快速地把短線連通, 然后進行
迷宮式布線,先把要布的連線進行全局的布線路徑優(yōu)化,它可以根據(jù)需要斷開已布的線.
) m' m3 A& n0 Y" W1 o* e并試著重新再布線,以改進總體效果.

6 @. N6 M+ R: V' I) ]6 `對目前高密度的PCB設計已感覺到貫通孔不太適應了, 它浪費了許多寶貴的布線通道,為解
4 K9 w, \& Y, A. ]: T) F- m. ^& j決這一矛盾,出現(xiàn)了盲孔和埋孔技術(shù),它不僅完成了導通孔的作用, 還省出許多布線通道
使布線過程完成得更加方便,更加流暢,更為完善,PCB 板的設計過程是一個復雜而又簡單
$ v! M& i$ y) x. ]" F的過程,要想很好地掌握它,還需廣大電子工程設計人員去自已體會, 才能得到其中的真
諦.
詳情可見www.sz-jlc.com/s
" t; r- X& T& C- b' j' \) q
) d3 G1 r/ s, H* B