|
電子設(shè)備的電子信號和處理器的頻率不斷提升,電子系統(tǒng)已是一個包含多種元器件和許多分系統(tǒng)的復(fù)雜設(shè)備。高密和高速會令系統(tǒng)的輻射加重,而低壓和高靈敏度會使系統(tǒng)的抗擾度降低。
, K# _ a- I& P9 ?9 K
" u3 \ v; o" E1 R" d 因此,電磁干擾(EMI)實(shí)在是威脅著電子設(shè)備的安全性、可靠性和穩(wěn)定性。我們在設(shè)計電子產(chǎn)品時,PCB板的設(shè)計對解決EMI問題至關(guān)重要。
* e! n' U9 W! _$ s* ` J0 O4 e1 @4 k$ ?: S* e+ L( v
本文主要講解pcb設(shè)計時要注意的地方,從而減低PCB板中的電磁干擾問題。( |6 I) Q; o# p* e
2 \" ?4 E+ _' E* x
電磁干擾(EMI)的定義% ]# c% K( ?% M8 y, o7 h
. p& c! B3 ? q2 f 電磁干擾(EMI,ElectroMagneTIcInterference),可分為輻射和傳導(dǎo)干擾。輻射干擾就是干擾源以空間作為媒體把其信號干擾到另一電網(wǎng)絡(luò)。而傳導(dǎo)干擾就是以導(dǎo)電介質(zhì)作為媒體把一個電網(wǎng)絡(luò)上的信號干擾到另一電網(wǎng)絡(luò)。在高速系統(tǒng)設(shè)計中,集成電路引腳、高頻信號線和各類接插頭都是PCB板設(shè)計中常見的輻射干擾源,它們散發(fā)的電磁波就是電磁干擾(EMI),自身和其他系統(tǒng)都會因此影響正常工作。8 E" N* Z$ G- C2 Q3 l. [ o
9 v$ j1 V: v2 l 針對電磁干擾(EMI)的PCB板設(shè)計技巧/ |7 p9 f5 w6 b V" c
) v/ @8 s3 v* p: b- U/ ^
現(xiàn)今PCB板設(shè)計技巧中有不少解決EMI問題的方案,例如:EMI抑制涂層、合適的EMI抑制零件和EMI仿真設(shè)計等,F(xiàn)在簡單講解一下這些技巧。
1 H4 Q# r1 p% U- r
3 z- Q- ?$ l; s& u2 B- s 1、共模EMI干擾源(如在電源匯流排形成的瞬態(tài)電壓在去耦路徑的電感兩端形成的電壓降)5 m8 c/ X7 Z( R/ ^
' d9 P" Q7 k6 }& F5 ^+ S5 J: _
在電源層用低數(shù)值的電感,電感所合成的瞬態(tài)信號就會減少,共模EMI從而減少。" L' G" w/ x2 {3 [. }
7 P7 w0 \; C5 |5 q 減少電源層到IC電源引腳連線的長度。( r2 M+ D+ f! Z9 U( V" n; o
5 g( m7 `2 D3 v5 {. E/ f1 c 使用3-6mil的PCB層間距和FR4介電材料。
) ~, q7 K( Y5 j# A C0 y4 W* t0 Q4 D1 K4 S% d& q8 j! V4 l
2、電磁屏蔽9 q) \7 L5 h# Z' i4 P7 K
0 I9 E w' o9 A6 D. K) w# ^6 J
盡量把信號走線放在同一PCB層,而且要接近電源層或接地層。
4 {7 ^9 E {& n* U8 J) r
) p* f j, E1 w. {/ ? 電源層要盡量靠近接地層
7 Q4 }3 }6 l2 p5 O' e6 ?0 \- J6 z( _ w
3、零件的布局(布局的不同都會影響到電路的干擾和抗干擾能力)' C4 B8 {; U i% p9 O- ~2 \+ p
4 E. o. K2 r! U( V' e# N
根據(jù)電路中不同的功能進(jìn)行分塊處理(例如解調(diào)電路、高頻放大電路及混頻電路等),在這個過程中把強(qiáng)和弱的電信號分開,數(shù)字和模擬信號電路都要分開/ W+ r$ y* n$ x Q' c) |
5 k' V5 x! u0 x* t, a
各部分電路的濾波網(wǎng)絡(luò)必須就近連接,這樣不僅可以減小輻,這樣可以提高電路的抗干擾能力和減少被干擾的機(jī)會。
" n5 S+ }4 ~! T) o* V5 Y. b! Y1 b# E
易受干擾的零件在布局時應(yīng)盡量避開干擾源,例如數(shù)據(jù)處理板上CPU的干擾等。
% s8 j) P1 w9 Q6 m: W L3 H# I
( ?) d2 O& m( Q 4、布線的考慮(不合理的布線會造成信號線之間的交叉干擾)
2 ~. d6 [; s3 T. A6 s' Y. A# S
3 _# X9 h2 \2 i 不能有走線貼近PCB板的邊框,以免于制作時造成斷線。
5 ?) A* [! ~/ {8 z3 h) D
$ A8 p) Y. v# U, L 電源線要寬,環(huán)路電阻便會因而減少。/ H0 j3 M4 z' j1 o7 r) ?
5 d6 J" @) ~+ W' { 信號線盡可能短,并且減少過孔數(shù)目。
4 ?. i$ M$ N2 ~7 C
/ O7 ?$ U' q9 v+ g* S5 @ 拐角的布線不可以用直角方法,應(yīng)以135°角為佳。
' O f5 d! R: i* A+ z5 I4 [' c) {( E; L3 e' q
數(shù)字電路與模擬電路應(yīng)以地線隔離,數(shù)字地線與模擬地線都要分離,最后接電源地。
) |! }$ K/ j9 B& ]2 ?/ F J' @! w/ v9 r/ l# x9 M
減少電磁干擾是PCB板設(shè)計重要的一環(huán),只要在設(shè)計時多往這一邊想自然在產(chǎn)品測驗(yàn)如emc測驗(yàn)中便會更易合格。& R8 k; j7 `1 x F$ B2 Q0 Q9 N/ X& k
. U4 T+ o6 L" c: `) l f( y
|
|