你相信有一天BGA里面不能走差分線(xiàn)嗎？

edadoc

作者：黃剛（一博科技自媒體高速先生團(tuán)隊(duì)成員）
% O' }6 p- ?8 H: |
你肯定會(huì)相信阻抗不匹配影響PCB性能；你會(huì)相信等長(zhǎng)做得不好影響DDR的時(shí)序；你也會(huì)相信PCB太長(zhǎng)的話(huà)高速信號(hào)會(huì)有問(wèn)題；但是如果我們告訴你總有一天BGA芯片里面不能穿差分線(xiàn)的話(huà)，你會(huì)相信嗎？

# `, C7 M% s  X; G7 ~
所謂BGA，也就是學(xué)名為球柵陣列封裝的芯片，是芯片封裝界發(fā)展到今天為止算是集成度最高的封裝技術(shù)了哈。小則幾百pin，多則幾千pin都密密麻麻的按照一定的pitch間距進(jìn)行排列，我們目前常用的pitch為1.2mm，1mm，0.8mm這些。
' g$ k) E5 m8 Z6 z


1 F  i; G  D5 }! ^( y" t' n那么說(shuō)到密集，大家肯定都有過(guò)這樣的經(jīng)歷，也就是處于BGA里面的高速信號(hào)如果要走出BGA的話(huà)，一般會(huì)在pin的位置去做fanout，也就是所謂的BGA扇出，然后通過(guò)一個(gè)內(nèi)層（當(dāng)然底層也可以）從BGA里面層層進(jìn)行突圍，直到走出BGA區(qū)域?yàn)橹�。有的時(shí)候，這對(duì)走線(xiàn)在走出來(lái)的過(guò)程中經(jīng)過(guò)的地方可謂是非常的坎坷，坑坑洼洼的，例如下面這樣，做過(guò)高速信號(hào)PCB設(shè)計(jì)的粉絲們應(yīng)該都很清楚為什么會(huì)這樣了哈。
) t! g) I: @# o+ ~
( w8 I  @/ k; ]/ J

& H  J; E( N0 e8 q; @我們知道，高速信號(hào)的過(guò)孔是要進(jìn)行反焊盤(pán)處理的，那么這個(gè)時(shí)候我們就會(huì)發(fā)現(xiàn)，一對(duì)從BGA里面走出來(lái)的線(xiàn)可能需要經(jīng)過(guò)若干個(gè)過(guò)孔反焊盤(pán)的邊緣。為什么叫邊緣呢？因?yàn)檫^(guò)孔反焊盤(pán)理論上是挖的越大越好，這樣才能最大程度的提高過(guò)孔的阻抗，因此在走線(xiàn)經(jīng)過(guò)的區(qū)域，基本上是走線(xiàn)上下的參考平面就會(huì)被反焊盤(pán)挖空掉，也就是在過(guò)孔的區(qū)域，走線(xiàn)是沒(méi)有多余的參考的。
8 C" n4 z6 u2 W/ z7 f


& j: h5 q8 o  [& z3 I如果要問(wèn)大家這個(gè)時(shí)候是保證過(guò)孔的阻抗呢還是保留那么一小段走線(xiàn)的參考平面，我相信百分之80以上的人都說(shuō)是保證過(guò)孔的阻抗，大家的意見(jiàn)都是也就幾十mil的走線(xiàn)少一點(diǎn)參考平面能有多大的影響，再說(shuō)了，又不是完全沒(méi)參考平面，只是沒(méi)有多余的參考平面而已嘛。另外很重要的一點(diǎn)就是，這個(gè)是作為pcb設(shè)計(jì)界一個(gè)通用的處理方式，而且在大多數(shù)產(chǎn)品做出來(lái)之后都是沒(méi)有問(wèn)題的。因此大家也就覺(jué)得是一個(gè)很穩(wěn)妥的設(shè)計(jì)方法了。


0 q* l; {! y5 n3 p
但是高速先生總喜歡對(duì)一些看起來(lái)很正常的設(shè)計(jì)理念進(jìn)行“挑戰(zhàn)”，這次我們就針對(duì)BGA穿線(xiàn)是不是真的沒(méi)有問(wèn)題進(jìn)行研究。我們做了一塊測(cè)試板，驗(yàn)證下在1.0mm pitch BGA間距的情況下穿線(xiàn)的影響。如下所示：我們?cè)?.0mm的BGA下穿過(guò)一對(duì)差分線(xiàn)，然后模擬經(jīng)過(guò)若干個(gè)其他走線(xiàn)的過(guò)孔反焊盤(pán)區(qū)域的情況，我們來(lái)看看這對(duì)走線(xiàn)本身的性能如何。

1 F- U) K! u" s2 S. f+ y
3 S+ {' d: ]* P5 M* N0 g! Q' |
經(jīng)過(guò)我們對(duì)幾塊板的同一個(gè)待測(cè)物的測(cè)試結(jié)果對(duì)比發(fā)現(xiàn)，結(jié)論是驚人的一致�。�！它的損耗不會(huì)是一條我們認(rèn)為的平直的曲線(xiàn)，其中在25GHz之后有非常巨大的諧振點(diǎn)。

' Y# \6 {8 J" k  z6 x9 u
& a8 }% t% j$ Z# B  L+ Y
6 s% h/ z  F2 I5 s# c那個(gè)，我相信大多數(shù)粉絲們都能看懂上圖的插入損耗曲線(xiàn)，至少能分辨出好還是不好。如果你們對(duì)S參數(shù)還不太熟悉的話(huà)，我們高速先生隊(duì)長(zhǎng)還專(zhuān)門(mén)親自拍攝了一個(gè)通俗易懂的小視頻，可以幫助大家更深入的了解S參數(shù)這個(gè)SI重要的概念哈。
& y$ p, n: P3 v8 ]6 b, H& X& {- b" h! s
[url=https://www.bilibili.com/video/BV1ET4y1j77X]https://www.bilibili.com/video/BV1ET4y1j77X[/url]

+ \- Z7 q% i1 k: Q) f' }  Q好，我們繼續(xù)往下講，從這個(gè)糟糕的S參數(shù)來(lái)看，我們大致可以判斷它的可用范圍在25GHz內(nèi)，如果大家還是對(duì)頻域參數(shù)不是很熟悉的話(huà)，我們換成大家喜歡的時(shí)域來(lái)分析哈。從上面的損耗參數(shù)來(lái)看，走現(xiàn)在很成熟的10Gbps到25Gbps應(yīng)該都是沒(méi)太大問(wèn)題的，那我們就直接跳過(guò)10G到25G，從56Gbps起步來(lái)衡量。那放到我們現(xiàn)在也做得比較多的56G-PAM4的高速設(shè)計(jì)上，我們看看如果發(fā)送一個(gè)理想的56G-PAM4信號(hào)源經(jīng)過(guò)這個(gè)BGA扇出之后會(huì)是怎么樣呢？
, J3 q, j+ r1 C# N6 U" u/ N
; q. q5 A0 C2 D6 t6 F& m( ^8 @1 h' ]

恩，看來(lái)這個(gè)BGA的扇出設(shè)計(jì)對(duì)于56G-PAM4還是OK的，那我們?cè)賮?lái)個(gè)更厲害的？目前業(yè)界已經(jīng)開(kāi)始對(duì)112G-PAM4進(jìn)行研究了，那高速先生也嘗試下加入一個(gè)112G-PAM4的信號(hào)源進(jìn)去，看看經(jīng)過(guò)這個(gè)BGA扇出之后會(huì)是什么情況。結(jié)果如下所示：


" Z6 I, h% [6 \6 b
從上面的眼圖可以看到，就只是經(jīng)過(guò)了一個(gè)BGA扇出之后眼圖就“涼”了一半了，壓根都還沒(méi)開(kāi)始走線(xiàn)，加上走線(xiàn)的話(huà)估計(jì)就……呃！


6 X6 F+ Y$ L! N/ R* G就像前面所說(shuō)的，在112G來(lái)臨的時(shí)候，如果還是像上面一樣的BGA扇出的話(huà)，這對(duì)差分線(xiàn)的性能會(huì)大打折扣，甚至可能一個(gè)我們認(rèn)為很簡(jiǎn)單的扇出設(shè)計(jì)就消耗掉整個(gè)通道的裕量。BGA扇出雖然是個(gè)很簡(jiǎn)單而且約定俗成的設(shè)計(jì)，但是在信號(hào)速率越來(lái)越高之后，信號(hào)的性能會(huì)受到越來(lái)越多因素的影響，比如BGA的pitch大小，過(guò)孔反焊盤(pán)設(shè)計(jì)，疊層設(shè)計(jì)，線(xiàn)寬線(xiàn)距選擇，加工誤差等，使得原本看起來(lái)一個(gè)很平常的設(shè)計(jì)都可能出現(xiàn)問(wèn)題，這可能也變成我們SI未來(lái)要去思考的問(wèn)題了。
* G2 C7 D: O# o  c0 G! L
. i- N3 h$ z: `
" v& I# M* Y, p1 F2 G. K
. b2 l" w9 |; w; {

9 [0 @$ j, u/ m5 d
2 \% R7 |* e1 N2 I/ A' ^




) s$ V9 p  e- h; I0 Q# c; u


* f. ?; F3 u; z$ f


# p7 f9 @! c7 A% o+ b
0 c! a6 @) x% G$ P: U1 i
! |5 h" `# b* L