|
|
高速pcb設(shè)計(jì)的幾個(gè)問答 Q6 m2 q' i* D2 e) S
: h( i# w3 [: Y5 Y: r
高速PCB設(shè)計(jì)已經(jīng)成為每一個(gè)PCB工程師都應(yīng)該要關(guān)注和掌握的必備技能。除了基礎(chǔ)理論知識(shí)以外，還有實(shí)際設(shè)計(jì)經(jīng)驗(yàn)也非常重要。這里就分享一下前輩們關(guān)于高速PCB設(shè)計(jì)經(jīng)驗(yàn)和問答。* m p3 N# V* B4 z! W
9 Q+ h3 C9 |1 U' I 1、在進(jìn)行高速多層PCB設(shè)計(jì)時(shí)，最應(yīng)該注意的問題是什么?5 D5 i9 {! x' {# A/ v4 l4 X
最應(yīng)該注意的是你的層的設(shè)計(jì)，就是信號(hào)線、電源線、地、控制線這些你是如何劃分在每個(gè)層的。一般的原則是模擬信號(hào)和模擬信號(hào)地至少要保證單獨(dú)的一層。電源也建議用單獨(dú)一層。
/ S, o4 g$ r0 q/ ~! i0 U: ]" V- S
1 { D! K; [+ s 2、高速PCB，布線過程中過孔的避讓如何處理，有什么好的建議? h( D* I6 a* U: C. p
高速PCB，最好少打過孔，通過增加信號(hào)層來解決需要增加過孔的需求。
3 }& j! d: p3 Y
7 h8 t% V1 ~6 f8 p" i4 u* p 3、在高速PCB設(shè)計(jì)中，如何解決信號(hào)的完整性問題?
+ i( b8 t3 N/ W/ B7 J6 N# _. | 信號(hào)完整性基本上是阻抗匹配的問題。而影響阻抗匹配的因素有信號(hào)源的架構(gòu)和輸出阻抗(output impedance)，走線的特性阻抗，負(fù)載端的特性，走線的拓樸(topology)架構(gòu)等。解決的方式是靠端接(termination)與調(diào)整走線的拓樸。
! s0 l6 Q4 V5 F( h* h! O/ o. p8 Q9 N& X( ] l7 e1 M
4、在高速PCB設(shè)計(jì)中，信號(hào)層的空白區(qū)域可以敷銅，而多個(gè)信號(hào)層的敷銅在接地和接電源上應(yīng)如何分配?
( `$ P* F4 Y) z7 v. Y% h/ p) \ 一般在空白區(qū)域的敷銅絕大部分情況是接地。只是在高速信號(hào)線旁敷銅時(shí)要注意敷銅與信號(hào)線的距離，因?yàn)樗蟮你~會(huì)降低一點(diǎn)走線的特性阻抗。也要注意不要影響到它層的特性阻抗，例如在dual strip line 的結(jié)構(gòu)時(shí)。6 B. x( H5 @4 U- W* r3 e$ n
1 A ?; e+ X H8 y* W
5、在高速PCB設(shè)計(jì)原理圖設(shè)計(jì)時(shí)，如何考慮阻抗匹配問題?+ C& E2 y0 f( w1 F2 v
在設(shè)計(jì)高速PCB電路時(shí)，阻抗匹配是設(shè)計(jì)的要素之一。而阻抗值跟走線方式有絕對(duì)的關(guān)系， 例如是走在表面層(microstrip)或內(nèi)層(stripline/double stripline)，與參考層(電源層或地層)的距離，走線寬度，PCB材質(zhì)等均會(huì)影響走線的特性阻抗值。也就是說要在布線后才能確定阻抗值。一般仿真軟件會(huì)因線路模型或所使用的數(shù)學(xué)算法的限制而無法考慮到一些阻抗不連續(xù)的布線情況，這時(shí)候在原理圖上只能預(yù)留一些terminators(端接)，如串聯(lián)電阻等，來緩和走線阻抗不連續(xù)的效應(yīng)。真正根本解決問題的方法還是布線時(shí)盡量注意避免阻抗不連續(xù)的發(fā)生。2 s0 S3 S7 k* Y, }
. q8 M8 \3 A! S9 c% O2 @+ R6 M 6、在布局、布線中如何處理才能保證 50M 以上信號(hào)的穩(wěn)定性?
6 i; ^) T$ g3 q0 B+ _5 h1 p) T 高速數(shù)字信號(hào)布線，關(guān)鍵是減小傳輸線對(duì)信號(hào)質(zhì)量的影響。因此，100M 以上的高速信號(hào)布局時(shí)要求信號(hào)走線盡量短。數(shù)字電路中，高速信號(hào)是用信號(hào)上升延時(shí)間來界定的。而且，不 同種類的信號(hào)(如 TTL，GTL，LVTTL)，確保信號(hào)質(zhì)量的方法不一樣。
3 [' Q8 R9 A" G1 ^- U9 p2 v
" N5 h& q0 t6 G7 N' S/ [ 7、如何解決高速信號(hào)的手工布線和自動(dòng)布線之間的矛盾?3 r$ D1 @. U. O4 G8 c7 Y7 x
現(xiàn)在較強(qiáng)的布線軟件的自動(dòng)布線器大部分都有設(shè)定約束條件來控制繞線方式及過孔數(shù)目。各家 EDA公司的繞線引擎能力和約束條件的設(shè)定項(xiàng)目有時(shí)相差甚遠(yuǎn)。例如，是否有足夠的約束條件控制蛇行線(serpentine)蜿蜒的方式，能否控制差分對(duì)的走線間距等。這會(huì)影響到自動(dòng)布線出來的走線方式是否能符合設(shè)計(jì)者的想法。另外，手動(dòng)調(diào)整布線的難易也與繞線引擎的能力有絕對(duì)的關(guān)系。例如, 走線的推擠能力，過孔的推擠能力，甚至走線對(duì)敷銅的推擠能力等等。所以，選擇一個(gè)繞線引擎能力強(qiáng)的布線器，才是解決之道。
# w2 t0 L0 ]% v5 Q; ]! w0 ^0 }
+ S# z+ Z& `+ E& {) X# E3 Z3 \ 8、添加測(cè)試點(diǎn)會(huì)不會(huì)影響高速信號(hào)的質(zhì)量?, ?: u: }& S4 O! @/ D3 h2 Z
會(huì)不會(huì)影響信號(hào)質(zhì)量要看加測(cè)試點(diǎn)的方式和信號(hào)到底多快而定�；旧贤饧拥臏y(cè)試點(diǎn)(不用線上既有的穿孔(via or DIP pin)當(dāng)測(cè)試點(diǎn))可能加在線上或是從線上拉一小段線出來。前者相當(dāng)于是加上一個(gè)很小的電容在線上，后者則是多了一段分支。這兩個(gè)情況都會(huì)對(duì)高速信號(hào)多多少少會(huì)有點(diǎn)影響，影響的程度就跟信號(hào)的頻率速度和信號(hào)緣變化率(edge rate)有關(guān)。影響大小可透過仿真得知。原則上測(cè)試點(diǎn)越小越好(當(dāng)然還要滿足測(cè)試機(jī)具的要求)分支越短越好。! R5 x0 }) D- n$ V- u1 S
# _' G% o3 B$ T% i 希望以上分享能對(duì)各位在設(shè)計(jì)高速PCB的過程中有所幫助。
& F1 Y6 c/ F4 N$ u. H n1 Q
% R! A& g, Y0 |* k9 ^% | |
|
電子產(chǎn)業(yè)一站式賦能平臺(tái)
窺視卡
置頂卡
變色卡
