高速PCB設(shè)計的基本概念

中信華

　　高速pcb設(shè)計的基本概念
, O9 v. ], @4 L4 I! u
　　1，電子系統(tǒng)設(shè)計所面臨的挑戰(zhàn)
2 c* I( O  |0 s. H) j
　　在電子系統(tǒng)中，需要各種長度的布線。在這些布線上，信號從線的始端(如信號源)傳輸?shù)浇K端(如負(fù)載)需要一定的時間。已經(jīng)證實(shí)，電信號在分布良好的導(dǎo)線中的傳輸速度為3×108ms。假設(shè)布線的長度為5m，信號從始端到終端就需要17ns，也就是說，信號存在17ns的延時。這種延時在低速系統(tǒng)中可以被忽略，但在高速系統(tǒng)中，這個數(shù)量級的延時是不能被忽略的。高速門電路(如74TL系列數(shù)字集成電路)的平均延時只有幾納秒，ECL數(shù)字集成電路的延時可達(dá)1~2ns，CPLD/FPGA的延時則更小�？梢�，在這些高速電路系統(tǒng)中，PCB的線上延時是不能被忽略的。高速PCB設(shè)計還需考慮其他的問題，例如，當(dāng)信號在導(dǎo)線上髙速傳輸時，如果始端阻抗與終端阻抗不匹配，將會出現(xiàn)電磁波的反射現(xiàn)象，它會使信號失真，產(chǎn)生有害的千擾脈沖，從而影響整個系統(tǒng)運(yùn)行。因此，在設(shè)計高速PCB時信號延時的問題必須認(rèn)真考慮，電路分析需要引入EMVemc分析在這種情況下，經(jīng)典的集成電路理論已不再適用，在電路仿真設(shè)計程序中應(yīng)使用分布電路模型。
, t; b( W7 v3 D# Q3 S( p; V5 Q% j; U; M4 i
　　目前，一些PCB設(shè)計人員總是根據(jù)“感覺”來進(jìn)行PCB的設(shè)計而不是使用適當(dāng)?shù)姆椒ê鸵?guī)則。而高速的模擬和或數(shù)字電路的設(shè)計，幾乎不可能憑“感覺”設(shè)計出可靠的電路，因?yàn)閮H憑“感覺”進(jìn)行設(shè)計可能導(dǎo)致的結(jié)果是：

　　1.不可預(yù)期的系統(tǒng)行為
　　2.模擬系統(tǒng)傳輸路徑上產(chǎn)生不可接受的噪聲
　　3.系統(tǒng)的穩(wěn)定性和可靠性會因?yàn)闇囟鹊淖兓�產(chǎn)生很大的差別
　　4.在同一PCB上連接的元器件上產(chǎn)生虛假的位錯誤。
　　5.大量的電源和地噪聲。
　　6.過沖、下沖及短時信號干擾等。

　　2，高速電路的定義
* `. B, [! C/ t  Q/ K　　通常，數(shù)字邏輯電路的頻率達(dá)到或超過50MHz，而且工作在這個頻率之上的電路占整個系統(tǒng)的1/3以上，就可以稱其為高速電路實(shí)際上，與信號本身的頻率相比，信號邊沿的諧波頻率更高，信號快速變化的跳變(上升沿或下降沿)引發(fā)了信號傳輸?shù)姆穷A(yù)期結(jié)果。如果線傳播延時大于數(shù)字信號驅(qū)動端上升時間的1/2，則可認(rèn)為此類信號是高速信號并產(chǎn)生傳輸線效應(yīng)。信號的傳遞發(fā)生在信號狀態(tài)改變的瞬間，如上升或下降時間。信號從驅(qū)動端到接收端經(jīng)過一段固定的時間，如果傳輸時間小于上升或下降時間的1/2，那么在信號改變狀態(tài)前，來自接收端的反射信號將到達(dá)驅(qū)動端。否則，反射信號將在信號改變狀態(tài)后到達(dá)驅(qū)動端。如果反射信號很強(qiáng)，疊加的波形就有可能會改變邏輯狀態(tài)。
: V: z% H$ R7 @/ W, i
　　3，高速信號的確定
. }3 h% j# A7 d　　通常，通過元器件手冊可以查出信號上升時間的典型值。而在PCB設(shè)計中，實(shí)際布線長度決定了信號的傳播時間。如果過孔多、元器件引腳多，或者網(wǎng)絡(luò)上設(shè)置的約束多，將導(dǎo)致延時增大。一般情況下，高速邏輯器件的信號上升時間約為0.2ns
& L+ o+ j* @+ n0 O3 N# E1 e
2 l/ Y2 p2 ^, l$ U5 C　　以T表示信號上升時間，Tpd表示信號線傳播延時，若Tr>4Tpd，信號落在安全區(qū)域；若2Tpd<Tr≤4Tpd，信號將落在不確定區(qū)域；若T≤2Tpd，信號將落在冋題區(qū)域。當(dāng)信號落在不確定區(qū)域或問題區(qū)域時，應(yīng)該使用高速布線方法進(jìn)行PCB設(shè)計。

! x* N4 ~7 M. r4 y6 R% m. K