Kintex-7、Zynq-7045/7100評估板如何實現(xiàn)FPGA的兩種SDI視頻方案（GTX+外接芯片）

peng85246

前言
( Q$ }8 j2 G' o3 x) }3 ]
4 y6 F7 n, Z. M% a* q
  P8 h4 R! P1 V# G
2 H; w# @/ X# ?7 VSDI接口，全稱是“數(shù)字分量串行接口(Serial Digital Interface)”。按速率可分為標(biāo)準(zhǔn)清新度SD-SDI、高清標(biāo)準(zhǔn)HD-SDI和3G-SDI，其對應(yīng)速率分別是270Mb/s、1.485Gb/s和2.97Gb/s。目前在航空航天、軍事、醫(yī)療、交通等領(lǐng)域，SDI的應(yīng)用廣泛度僅次于CameraLink接口。
% L; n* f/ C% ?3 h; T3 t% q
​


5 V8 r. ^+ p1 N  l
! v# k; F( z5 Q) S3 M6 i
2 _* b; x! b# n' ?% ^: b9 C, bSDI接口優(yōu)勢：
(1) 消耗GTX更少，消耗IO更少
如果使用GTX總線，僅需1對GTX，而HDMI則需要3對GTX。CameraLink接口由于走LVDS信號，Base模式下需要11對LVDS信號，F(xiàn)ull模式下需要22對LVDS信號，消耗IO數(shù)量比GTX SDI多了很多。
(2) 傳輸更穩(wěn)定
; D+ D. \+ L# f8 l0 v* z( I! p相較于HDMI接口，SDI接口的自鎖扣設(shè)計更加穩(wěn)定可靠，不易脫落，不會因人為因素造成信號中斷。
(3) 傳輸距離更長
串行接口是指逐位數(shù)據(jù)的順序傳輸。它的特點(diǎn)是通訊線簡單。只要一對傳輸線可以實現(xiàn)雙向通信，特別適合于長距離通信。從理論上講，SDI的傳輸距離可以達(dá)到100m。
. L# B- s$ P$ Z) G(4) 成本更低
+ ~' B8 S' ?+ S" \SDI接口平均每米價格約為4元，相較于HDMI接口的平均每米價格約為10元，SDI接口成本更低。


創(chuàng)龍科技(Tronlong)的Kintex-7、Zynq-7045/7100等FPGA板卡通過FMC視頻模塊已實現(xiàn)兩種SDI視頻輸入/視頻輸出方案：GTX +外接芯片。本文將為您分享基于Kintex-7 FPGA評估板、TL2971A/2972F視頻模塊的3G-SDI視頻輸入/輸出開發(fā)案例，使用外接芯片方式。TL2971A/2972F視頻模塊模塊亦可支持GTX方式。
$ d. U8 M" g% R

+ x3 a( E' V; r0 f' z

: W  e4 {  P  f0 K( Z5 t●硬件平臺
9 U! ?# ?- [6 [0 `! E( v7 J. w
% h8 y( o$ O4 L5 |0 T

2 I- E4 B4 }, P1 TLK7-EVM評估板

本文基于創(chuàng)龍科技TLK7-EVM評估板、TL2971A/2972F視頻模塊進(jìn)行演示。
TLK7-EVM是一款基于Xilinx Kintex-7系列FPGA設(shè)計的高端評估板，由核心板和評估底板組成。核心板經(jīng)過專業(yè)的PCB layout和高低溫測試驗證，穩(wěn)定可靠，可滿足各種工業(yè)應(yīng)用環(huán)境。
評估板接口資源豐富，引出FMC、SFP+、PCIe、SATA、HDMI等接口，方便用戶快速進(jìn)行產(chǎn)品方案評估與技術(shù)預(yù)研。
3 q: L' y& M0 Y7 ~4 i- w+ p可申請TLK7-EVM評估板進(jìn)行快速評估，點(diǎn)tronlong.com/Product/show/93.html，免費(fèi)哦！
​
8 s! i# V1 h4 }2 J8 ~; T$ A

TLK7-EVM評估板
4 w7 |# y! e  s& f


2 TL2971A/2972F視頻模塊
6 j" O6 l6 ]1 O2 p$ v
TL2971A/2972F是一款基于FMC LPC標(biāo)準(zhǔn)設(shè)計的3G-SDI視頻輸入/輸出模塊，與創(chuàng)龍科技Zynq-7000/Kintex-7/Artix-7等評估板配套使用。以下為此模塊特點(diǎn)：
( u* @0 y" ]7 y（1）通過GTX高速串行總線引出1路SDI視頻輸入接口，最高支持2.97Gb/s(1080P60)。
（2）通過GTX高速串行總線引出1路SDI視頻輸出接口，最高支持2.97Gb/s(1080P60)。
& V5 s" w3 |; _# ?% j（3）通過GS2971A芯片引出1路SDI視頻輸入接口，最高支持2.97Gb/s(1080P60)。
（4）通過GS2972芯片引出1路SDI視頻輸出接口，最高支持2.97Gb/s(1080P60)。
/ w2 ?3 W$ O* i9 D% n（5）采用標(biāo)準(zhǔn)BNC連接器，支持視頻設(shè)備熱插拔。
​
- n" z; y+ M; v4 t) |+ W
0 u2 `4 d" i, \$ r; X6 F
TL2971A/2972F視頻模塊
% P) K/ i0 {2 V8 c2 v- p3 ~  j


1 A4 N4 F' T. j  @

2 z8 D& ?" c  R2 J
- b5 \$ \0 ~9 e4 I3 W●案例功能
) ]0 U$ N( b; J" T  E6 y: Y) w

% _4 A  z* X- H8 ]7 r8 ]6 G
本案例為通過GS2971A、GS2972芯片引出SDI視頻輸入、輸出案例。通過GTX高速串行總線引出的SDI視頻輸入、輸出案例即將發(fā)布，敬請期待。
案例功能：評估板通過FMC視頻模塊TL2971A/2972F的SDI IN接口進(jìn)行1080P60視頻采集，并通過TL2971A/2972F模塊的SDI OUT接口將采集到的視頻進(jìn)行輸出。案例源碼、產(chǎn)品資料（用戶手冊、核心板硬件資料、產(chǎn)品規(guī)格書）可點(diǎn)：site.tronlong.com/pfdownload獲取。
( l( s5 r/ S" h' S* Q. d& J# R
/ E+ j, \, J3 Z
8 i% _* I+ o2 O' }開發(fā)案例主要包括：
" a. O2 s3 I# P) ^l CameraLink、SDI、HDMI、PAL視頻輸入/輸出案例
l 高速AD(AD9613)采集+高速DA(AD9706)輸出案例
! f/ N) q" P  T6 W% [; @l AD9361軟件無線電案例
l UDP(10G)光口通信案例
l UDP(1G)光口通信案例
' o5 h( _1 G! N2 ~# N% `l Aurora光口通信案例
3 m6 j5 M! o; p+ z0 b% Sl PCIe通信案例

6 I- [. Z2 W4 Y& {& X
( W) U: p) @1 r6 n
●案例演示
7 M  f* j) G9 \! ]+ J% `
將創(chuàng)龍科技的TL2971A/2972F模塊連接至評估板FMC1接口，評估板J1跳線帽選擇3.3V檔位，以配置FMC IO的BANK電壓為3.3V。
準(zhǔn)備一臺擁有HDMI OUT接口的PC機(jī)（例如筆記本），通過HDMI數(shù)據(jù)線將PC機(jī)HDMI OUT接口連接至HDMI轉(zhuǎn)SDI模塊（廠家：玩視，型號：3G HDMI TO SDI Audio）INPUT接口，PC機(jī)HDMI OUT接口用作圖像輸出。通過SDI數(shù)據(jù)線將TL2971A/2972F模塊的SDI IN接口連接至HDMI轉(zhuǎn)SDI模塊的OUTPUT接口。
, G- c, A" O4 I5 f/ k
* R' N) T2 F; G/ S1 l- Y
通過SDI數(shù)據(jù)線將TL2971A/2972F模塊的SDI OUT接口連接至SDI轉(zhuǎn)HDMI模塊（廠家：玩視，型號：3G SDI TO HDMI Audio）的INPUT接口，再通過HDMI數(shù)據(jù)線將一臺HDMI顯示屏連接至SDI轉(zhuǎn)HDMI模塊的OUTPUT接口，HDMI顯示屏用作圖像顯示。




$ Y2 ?' X- i5 F0 {3 \* ~​


! B5 e' t9 P# d2 P​

5 d$ Y4 L) ?. C- m5 [! ]& x
0 G" V. w8 b% k8 T1 L

運(yùn)行程序，即可看到串口調(diào)試終端打印如下信息，然后在PC機(jī)的顯卡設(shè)置（或圖形屬性）中，按照下圖設(shè)置HDMI分辨率為1920x1080、刷新率為60pHz。


​
( j- _) d2 v( V" w



1 H: Z$ C0 ^- h5 Z; Z​
, C1 X/ `  f- v. X% _" H
2 E4 Y& F# i/ ?' H+ L1 a
此時，HDMI顯示屏將顯示PC機(jī)HDMI OUT接口輸出的圖像。
​


​

* r: ]% k# f- [4 a
5 e& A. z/ C# u. E3 T* |& K0 ]●關(guān)鍵代碼(MicroBlaze)

MicroBlaze裸機(jī)源碼為"sw\baremetal_demo\project\sdi_capture_display\src\"，關(guān)鍵代碼說明如下。


(1) 初始化VDMA，將采集到的視頻數(shù)據(jù)緩存至DDR，并將視頻數(shù)據(jù)搬運(yùn)至AXI4-Stream to Video Out IP核，再進(jìn)行SDI視頻輸出。
​
. \6 M1 R, S4 q& f) v% f, A3 b● IP核配置

1 VDMA IP核

  o' d4 r7 q" \7 X% f2 v# T* ]: b本案例使用VDMA IP核進(jìn)行視頻數(shù)據(jù)緩存。
VDMA(AXI Video Direct Memory Access) IP核開發(fā)文檔為產(chǎn)品資料“6-開發(fā)參考資料\Xilinx官方參考文檔\”目錄下的pg020_axi_vdma.pdf，具體配置說明如下。
（1） Frame Buffer配置為3個。
% Z; m. V4 t0 `: {& Q- n; F0 A  z（2） Write Burst Size、Read Burst Size均配置為16。
5 l& L& M' k* D( b4 e（3） 讀通道的Stream Date Width配置為24。
（4） 讀/寫通道的Line Buffer Depth均配置為1024。
​
* C1 H: _2 Z4 D8 j
; W: a: w+ s/ a
* t0 B" y( w7 D（5） 點(diǎn)擊Advanced，保持默認(rèn)配置，即可避免VDMA同時讀寫同一個Buffer，造成視頻數(shù)據(jù)傳輸亂碼。


​
3 G, u2 `7 e2 I; u+ r

: F$ b# _) s' V6 T6 O$ J2 Video In to AXI4-Stream IP核
) k" g/ u7 D4 q6 o4 J! h
本案例使用Video In to AXI4-Stream IP核將并行視頻信號轉(zhuǎn)換為AXI4-Stream視頻流。

- M9 Y5 d6 h- P7 W
Video In to AXI4-Stream IP核開發(fā)文檔為產(chǎn)品資料“6-開發(fā)參考資料\Xilinx官方參考文檔\”目錄下的《pg043_v_vid_in_axi4s.pdf》，具體配置說明如下。


（1） 視頻格式配置為YUV 4:2:2。
（2） 數(shù)據(jù)位寬配置為10bit。
2 e" ~( Z1 e* @5 T（3） Clock Mode配置為Independent（獨(dú)立時鐘）。
​
+ T3 N& C) T5 P5 N& d# r

& u, R* f2 K: U: @% K
, d9 d2 [$ x. `4 L( V
/ Q: Y( k7 {, ^5 X8 ?7 c3 AXI4-Stream to Video Out IP核

: ]& Z5 k! l2 O+ g$ S4 n$ ~本案例使用AXI4-Stream to Video Out IP核將AXI4-Stream視頻流轉(zhuǎn)化為并行視頻信號。
, M# T% a* M3 \0 ^2 }3 f# ^AXI4-Stream to Video Out IP核開發(fā)文檔為產(chǎn)品資料“6-開發(fā)參考資料\Xilinx官方參考文檔\”目錄下的《pg044_v_axis_vid_out.pdf》，具體配置說明如下。
（1） 視頻格式配置為YUV 4:2:2。
（2） 數(shù)據(jù)位寬配置為10bit。
（3） Clock Mode配置為Independent（獨(dú)立時鐘）。
​
, }4 B8 ~$ r& N8 `. C

4 VTC IP核
( H( j; }# p. d+ m& Z
本案例使用VTC IP核產(chǎn)生用于視頻輸出的時序。
; `: f( j$ K2 L3 |$ bVTC(Video Timing Controller) IP核開發(fā)文檔為產(chǎn)品資料“6-開發(fā)參考資料\Xilinx官方參考文檔\”目錄下的《pg016_v_tc.pdf》，具體配置說明如下。
+ x! r* ^) H, d3 D: F（1） 點(diǎn)擊Detection/Generation，確保不勾選"Include AXI4-Lite Interface"及"Enable Detection"。


​


（2） 點(diǎn)擊Default/Constant，Video Mode設(shè)為1080p，其余配置保持默認(rèn)。
​
% g. n2 u6 t) F1 g7 ~/ ?$ A7 Q

  z8 ^7 _3 z6 h8 G5 Clocking Wizard IP核
4 W2 x7 B( p! `+ r9 e
6 m* Z# i1 m1 a/ g* F本案例使用Clocking Wizard IP核產(chǎn)生用于視頻輸出的像素時鐘（148.5MHz，對應(yīng)1080P60）。
Clocking Wizard IP核開發(fā)文檔為產(chǎn)品資料“6-開發(fā)參考資料\Xilinx官方參考文檔\”目錄下的《pg065-clk-wiz.pdf》，具體配置如下。
# F+ h/ K; c. c6 Z​




) u! p1 C0 C4 \' P: {●Vivado工程說明

1 T* K1 L) T0 d1 \8 ^! a$ L; l點(diǎn)擊BLOCK DESIGN開發(fā)界面下的"Address Editor"選項，可查看IP核分配的地址，MicroBlaze可通過對應(yīng)地址對IP核進(jìn)行控制。
​
) c- V6 Z. M% ^% p/ _

* K. S* P, V# c+ P2 E: q( f# oVivado工程頂層文件為"hw\project\sdi_capture_display.srcs\sources_1\imports\hdl\sdi_capture_display.v"，關(guān)鍵代碼說明如下。

. q4 K3 y1 r9 W# F6 v: n
（1） 定義模塊接口。
/ K6 e& u1 Z/ _/ s​


（2） 使用STARTUPE2原語輸出復(fù)位信號。
​
  s  f3 m( G8 S5 G- }
' @# @4 X# j" Q
- `: \% c% ]6 Y: ^0 |# t' Y  I$ _
% ~0 l0 z& F0 Q" ~' |. L# C: X
（3） 調(diào)用Block Design。
​

2 H* e3 @' a6 I! E1 ^0 j
​

  i* @$ d: L2 d. e: h- P( e- m5 W
) T' i- W& S% d0 s- q, p9 F/ G