DSP + ZYNQ核心板，是如何實(shí)現(xiàn)核間通訊呢？|基于DSP + ZYNQ評(píng)估板TL6678ZH-EVM

peng85246

上篇推文為大家介紹了創(chuàng)龍科技(Tronlong)最新推出的DSP + ZYNQ評(píng)估板TL6678ZH-EVM，由核心板和底板構(gòu)成，核心板(SOM-TL6678ZH)集成了C6678和Zynq-7045/7100兩款不同架構(gòu)的處理器。
, e" t! U: B8 Z( i  |
2 J* `- T$ ~8 H0 U6 w- K6 B
那么這款DSP + ZYNQ核心板，是如何實(shí)現(xiàn)核間通訊呢？

/ a2 O8 r# p& ]& x0 O/ K
​

9 d# g0 {8 q- }7 _% N
核心板簡介
SOM-TL6678ZH是一款基于TIKeyStone架構(gòu)C6000系列TMS320C6678八核C66x定點(diǎn)/浮點(diǎn)DSP，以及Xilinx Zynq-7000系列XC7Z045/XC7Z100 SoC處理器設(shè)計(jì)的高端異構(gòu)多核工業(yè)級(jí)核心板。TMS320C6678每核心主頻可高達(dá)1.25GHz，XC7Z045/XC7Z100集成PS端雙核ARM Cortex-A9 + PL端Kintex-7架構(gòu)28nm可編程邏輯資源。核心板內(nèi)部DSP與ZYNQ通過SRIO通信總線連接，并通過工業(yè)級(jí)高速B2B連接器引出千兆網(wǎng)口、PCIe、HyperLink、EMIF16、USB、CAN、UART、GTX等通信接口。
​
​



) j+ n- C/ ], N0 R' d# t
本文主要介紹DSP + ZYNQ基于SRIO的通信案例。
案例源碼、產(chǎn)品資料（用戶手冊(cè)、核心板硬件資料、產(chǎn)品規(guī)格書）可點(diǎn)site.tronlong.com/pfdownload。
! O& V8 z. J- h) s


4 {3 T- ?8 N) _' r2 d/ x" V
1 SRIO簡介SRIO(Serial Rapid I/O)是高速串行RapidIO通信接口，常用于DSP與DSP、DSP與FPGA之間的數(shù)據(jù)高速傳輸。SRIO引腳占用數(shù)量少，支持多點(diǎn)傳輸，速率可配置為1.25Gbps、2.5Gbps、3.125Gbps和5Gbps。
7 w& F# V! J; H% O0 OSRIO包含三層結(jié)構(gòu)協(xié)議，即物理層、傳輸層、邏輯層。
（1） 邏輯層：定義包的類型、大小、物理地址、傳輸協(xié)議等必要配置信息。
（2） 傳輸層：定義包交換、路由和尋址規(guī)則，以確保信息在系統(tǒng)內(nèi)正確傳輸。
9 `6 Q. n$ [4 F4 `5 m（3） 物理層：包含設(shè)備級(jí)接口信息，如電氣特性、錯(cuò)誤管理數(shù)據(jù)和基本流量控制數(shù)據(jù)等信息。
RapidIO體系結(jié)構(gòu)如下：

; r; q; Q% Q0 p6 `! q7 L
: I8 \' [# W4 T  b
8 U% ^: {0 S0 F0 g
$ e& V' D8 u( G% r$ T; h​
​

0 ]: J6 H$ Q; M1 k! x# d
1 g/ A; p+ y4 V9 \2 SRIO通信案例
' g! \+ f& `' D' [( J
/ I2 q# Z5 q0 A

2.1 關(guān)鍵代碼2.3.1 DSP工程（1） 程序配置說明。
5 [- i4 o" K8 C2 z​

3 o- d2 T3 j8 r( G

3 X6 ^6 ]" B: B% R; t+ k9 v0 {/ @
* T' g3 b: Y# ]5 A0 v
+ u# o9 E% R  r+ u
（2） 使能SRIO PSC，初始化SRIO子系統(tǒng)，SRIO通信測(cè)試。


( j: }, J3 c- Y- j! |​

" r' P# ^+ G4 _0 e; |- R$ C% _, L6 n# \


; v& l4 O/ E) C2 N& u4 n$ A

​
8 p  T! {. A. k, n



​

& \+ p+ [$ h' z& a+ z. {1 U
$ V3 o3 j+ `0 R
( `) b& Z' }8 e2 z. Z
) M3 X0 W4 F# t* R" x: I
5 K* t; @# f% g9 ~4 c
（3） 以NWRITE + NREAD和SWRITE + NREAD模式進(jìn)行SRIO通信測(cè)試，單次讀寫大小為transfer_size，單位為Byte。w_format_type寫格式類型在main函數(shù)中調(diào)用srio_test()傳入。
, K2 c' N) c2 E
) v! q$ D; }( J' I- M
7 I6 Q$ t& F: R

: O* s5 y9 t. a​

$ O8 e. b9 l, c5 b
0 }/ _4 p' t. ]" W' C) ~


! h! [$ ?" W# x- O/ X# D6 |
2 L) I5 ]) L; ?/ e( c, b# M! I（4） SRIO寫測(cè)試流程。



) s, Q4 G" ?: S8 W% \: v
​
9 I, ^# V5 ?% g2 O8 n​
​
+ @+ Y( x9 J+ D. V$ c

+ i1 e) m' d( @9 Q7 x$ [/ Q0 s
' m' v; f% L  k

( G4 Z9 C1 C, B) U+ G9 b# H
' {  Z6 F$ J9 `& k( w' |（5） SRIO讀測(cè)試流程。
  _/ y+ }+ u$ W! ]

, T% g$ {6 \# n. r4 V# t* B7 W

2 z; p: H6 {+ }6 K+ F​
​
​



1 _' H; F7 X5 A9 Z+ v, a


8 D4 R* a- r+ |# l

2.3.2 ZYNQ工程（1） 端口定義。
) Y2 B8 w' w4 Q, |0 m. g: K0 d! C
% [, Z, c1 H# \$ G( \
2 X, h& x% O/ p6 m, i

4 ^9 c  C; e% Z( j​
1 k5 y! r; z0 S( e1 Z$ J
+ s( C) r; L4 s1 V  L9 z1 Q4 `


8 h+ d6 a  Q2 e# Y& l8 y
+ _& a2 t3 p4 j- ?. y( F
（2） 使用STARTUPE2原語提供的EOS作為系統(tǒng)復(fù)位信號(hào),CFGMCLK(65MHz)作為系統(tǒng)時(shí)鐘。
. v- D+ M, r  @0 H2 I. A' _

) p( H6 P3 |0 l$ o) X' O

9 w. O& K( V% M​

4 q  y2 w0 a. F( ?; K! e0 r
; S  h. l: @/ a. j: o+ F' y+ s
* P) C+ a% y" r! Y# k& J7 L

3 H" h% O; I/ G: J
8 I4 }5 N% j4 U5 v* \（3） 例化Serial RapidIO Gen2 IP核。



4 O$ O. R+ i) r; I3 d1 S# O# X
​


( [" ]+ [% y6 z8 r6 {. f) @% {5 K
) h0 v) @* B- a7 D
9 P9 A5 u. I  ]& B8 g" o  |6 h
+ g% p- M9 G0 {7 U0 {8 ?4 P: J


2 ?5 R( l# @+ w​
. G1 V; U# W2 V3 S0 Q/ I/ A5 F7 z



1 g$ [- v, d& _4 [6 T2 L& @0 V; R+ P
% e: E" S! e( Q  h  f
​






4 @1 W. ]) w/ J- A. R* j" G# Q其中Serial RapidIO Gen2 IP核輸出的log_clk為125MHz。
2 F. s* w) d* }# h2 a* @
9 m8 A$ T9 y5 u5 h. Y/ E5 p
0 V4 j: I8 y; n: h2 J9 n

' g* d( y2 d9 E- n2 r​
+ T! V+ d' q! }+ R. T
  @. O8 r4 e! E

3 [" ^2 ?) f7 d' u. K& |6 H& `9 U
2 a+ `+ b: D+ u  ~

4 D; A0 e1 b- V& B! q（4） 調(diào)用srio_response_gen模塊，其接口與Serial RapidIO Gen2 IP核連接。
0 I9 ~% q% G% H9 V! U% T# I) S( c
# [, J  U7 k) C1 K, [2 y


7 o& x3 F, x8 _​
& D7 x* M/ P* x3 l* [
2 s0 r( z. n5 G* n$ ^' ?

8 G6 B3 i1 i, m5 }
/ K' [+ b, y: A3 p8 O) N​
​
. ~+ N, `* B! M. R
9 R1 _( \" J  J/ C# W) r
SRIO詳細(xì)開發(fā)說明請(qǐng)參考產(chǎn)品光盤“6-開發(fā)參考資料\TI官方參考文檔\”目錄下的《Serial Rapid IO (SRIO) User Guide.pdf》文檔。
. r- G* }! {) K) y  r3 ~% G備注：關(guān)于本案例涉及的IP核、模塊的配置詳細(xì)說明，可下載產(chǎn)品資料進(jìn)行查看。

5 ^. }/ {7 {. w0 {

2.2 案例功能評(píng)估板DSP端和ZYNQ PL端進(jìn)行SRIO通信測(cè)試，并統(tǒng)計(jì)讀寫速率。評(píng)估板DSP端作為Initiator，評(píng)估板ZYNQ PL端作為Target。SRIO默認(rèn)配置為x4模式，每個(gè)通道速率5Gbps，并分別使用NWRITE + NREAD和SWRITE + NREAD模式進(jìn)行測(cè)試。ZYNQ PL端使用一個(gè)36Kbit的BRAM作為設(shè)備存儲(chǔ)空間，將DSP端發(fā)送的過來數(shù)據(jù)儲(chǔ)存至BRAM。
& y6 e' J2 \$ _2.3 案例測(cè)試先加載運(yùn)行ZYNQ PL端程序，再運(yùn)行DSP端程序，CCS Console窗口將打印測(cè)試結(jié)果。
NWRITE + NREAD模式：NWRITE= 12.50Gbps  NREAD= 7.74Gbps
  i2 y, h$ {$ T% t5 s+ P5 `SWRITE + NREAD模式：SWRITE= 12.49Gbps   NREAD= 7.74Gbps
* [0 [& u* r" t, @5 K備注：由于寫測(cè)試僅統(tǒng)計(jì)發(fā)送數(shù)據(jù)至SRIO FIFO的時(shí)間，讀測(cè)試統(tǒng)計(jì)發(fā)送讀請(qǐng)求并等待Target發(fā)送數(shù)據(jù)完成的時(shí)間，因此寫速率將比讀速率高。

1 x3 R# f' s, k8 U$ j5 N" s, E
" |  |- G" ?. B5 p6 Z3 X: ?
" `: l( h1 i; N9 I& K! k
* v( M4 ~' t2 O% l* }7 d0 G​

; S# G5 ]& h; t; l/ [( j" d  @- P# R
; w; X4 e( Q8 Z* Q0 V0 a& X

, Z& S  B/ @$ n# i6 e* l( R" i

0 [, _: f" H$ r) @2 ]8 d
& |7 Y# A% ^4 x& ]8 N( c- d​
​
9 L" F9 d. O. E$ d
+ M) @; w. [+ U, P

/ ]6 B# @8 K& J4 G) ?& P% x
2 N# q3 I" K. _* x/ z

L森畾

功能能性替代6678的國產(chǎn)多核定點(diǎn)和浮點(diǎn)數(shù)字處理器，國產(chǎn)替代是趨勢(shì)，需要的聯(lián)系QQ:191321088

黑夜中

感謝分享。

61ddba56cff68

6666666666