老硬件工程師經(jīng)驗：MIPI線 & PCB布線的技巧

OSHWHub

技術干貨，是老工程師花了很多年的時間，在一次次的實踐中總結下來的。

說是省下新手約（嚴謹）365天的試錯時間，不過分吧

下文順序：MIPI信號走線相關要求、各類信號布線注意事項

---

MIPI信號走線相關要求

MIPI總線在目前的移動設備手機/平板的LCD或者Camera應用的十分廣泛。

# }4 o1 P; M0 o: _以下是MIPI信號走線規(guī)則一些Checklist

1.阻抗要求：

MIPI的差分線阻抗控制標準是100Ω；

誤差不能大于±10%；

走線避免直角，以免產(chǎn)生反射，影響高速傳輸性能；

2.參考層：

MIPI信號線下方一定要有參考層（推薦用地層），且一定要保證參考層的連續(xù)性。

即：在MIPI信號線下方的參考層不能被分割或有間隙，不能被其它走線截斷

最好是有一整片的地層，如果做不到，至少要保證MIPI信號線下方的參考層比MIPI信號層每邊要寬4W以上（W即MIPI信號線走線寬度）；

. ?2 K" I, D- z; {9 x

3.等長：

MIPI線對之間的長度誤差要控制在10mil以內（嚴格控制等長誤差在5mil以內）。

線對與線對之間的長度誤差控制在100mil以內；

等長是為了保證兩個差分信號能同時到達接收端。

在做等長時，要注意對稱性，繞蛇形線時不能太密集，應為4W，等長盡量在焊盤附近解決，以倒角形式來走線，不能隨意改變線寬和線距；

0 V# N: ]/ q1 ]8 m# D1 r: L$ y

4.對稱性：

MIPI線始終保持等長和等距。

對稱是為了保證走線阻抗一致，減少反射。對稱性不好會使信號失真，導致不穩(wěn)定或無圖；

* y4 }- @& A8 Q

5.等距：

在MIPI走線時，一般要保證DP/DN在走線的過程中保持等距，保證一定的耦合程度，在走線時，線對之間要保持2W的距離；

6.遠離干擾：

MIPI線對之間要保持至少2W以上的間距，MIPI信號線應遠離其它高速、高頻信號（并行數(shù)據(jù)線、時鐘線等），至少保持3W以上的距離且絕不能平行走線。

對開關電源這一類的干擾源更應遠離。

0 |$ T. F6 y* ]

7.過孔：

MIPI信號線盡量不要打過孔，如有過孔則線對上的兩根線都要有（保持對稱性），信號線換層后參考層也要在靠近信號線的過孔處打孔換層。

MIPI差分走線的設計中最重要的規(guī)則就是匹配線長，其它的規(guī)則都可以根據(jù)設計要求和實際應用靈活處理。

! U$ j! K3 F9 g* K0 M

各類信號布線注意事項

1.差分信號

高速串行總線的普及，使得單板上差分信號越來越多，對高速差分信號的處理主要有以下布線要求：

• 各類差分線的阻抗要求是不同的，根據(jù)設計要求，通過阻抗計算軟件計算出差分阻抗和對應的線寬間距，并設置到約束管理器。
• 差分線通過互相耦合來減少共模干擾，在條件許可的情況下要盡可能平行布線，兩根線中線不能有過孔或其他信號。
• 差分對需要嚴格控制相位，所以對內需要嚴格控制等長。
• 為減少損耗，高速差分線換層時可以在換層孔的附近添加過孔。
  1 ~8 E# C+ f* P% a. A; G

" [, ]* ?2 \6 v9 S/ e: l1 x
2.高速總線

DDR FSB等高速總線的共同特征就是一般都分為數(shù)據(jù)、地址、時鐘、控制、命令等不同種類的信號，并且有相應的時序操作關系。

在布線的時候需要考慮對這些種類進行區(qū)分，并了解時序要求進行等長控制。

對高速總線的處理主要體現(xiàn)在以下幾點：

1.阻抗控制：

各類總線的阻抗要求略有不同，可以根據(jù)設計要求，通過阻抗計算軟件來計算出相應的阻抗設計方案。

2.同組同層：

同一組信號需要走在一起，條件允許的情況下，盡量走在同一層，這樣使得同一組信號的周圍環(huán)境也會比較相似，包括過孔的長度和過孔的STUB也是一致的，在控制時序的時候也相對比較容易些。

同時同組同層也是串擾控制的需要。

3.時序等長：

按照時序要求做等長控制。

' O, v9 m& d3 b: P& U4 R# m
9 ~" _! {2 t/ P5 D0 d4 O3.時鐘線

時鐘的處理方法也是在PCB布線時需要特別重視的。

有經(jīng)驗的設計工程師會在一開始就理清時鐘線，明確各種時鐘之間的關系，布線的時候就能處理得更好。

并且時鐘信號也經(jīng)常是emc設計的難點，需要過EMC測試指標的項目要尤其注意。

時鐘線除了常規(guī)的阻抗控制和等長要求外，還需要注意以下問題：

• 時鐘線盡量選擇優(yōu)選布線層。
• 時鐘信號盡量不要跨份額，更不要沿著分割區(qū)布線。
• 注意時鐘信號與其他信號的間距，至少滿足3W。
• 有EMC要求的設計，較長的時鐘線盡量選擇內層布線。
• 注意時鐘信號的端接匹配
  

$ R8 O- {1 J; \  W4.模擬信號

模擬信號的主要特點是抗干擾性差，布線時主要考慮對模擬信號的保護。

對模擬信號的處理主要體現(xiàn)在以下幾點：

• 為增加其抗干擾能力，走線要盡量短。
• 部分模擬信號可以放棄阻抗要求，走線可以適當加粗。
• 限定布線區(qū)域，盡量在模擬區(qū)域內完成布線，遠離數(shù)字信號。
  

5.接口信號

常見的接口有RJ-45、USB、HDMI等，有高速的也有低速的，在此舉一個最常見的接口，網(wǎng)口的處理方式。

在布線方面除了需要遵循高速差分的布線原則外還需要注意：

• RJ-45本身接機殼地（保護地PGND）,此地平面要從變壓器下面開始與單板內部數(shù)字地隔離，變壓器中間對應的所有層建議掏空。
• 所有外來信號都不得在變壓器下方布線，更不允許信號從初、次級中間穿過。
  

. v, _& I0 A/ f; \5 x5 M

看到這里，我想你已經(jīng)開始手癢癢了吧
' ]  Y3 S$ O- |" [5 X* l* v

如何？要不要馬上打開嘉立創(chuàng)EDA嘗試一波？。

4 y/ Q$ K; C4 r! B9 C

仔細閱覽后可以再收藏轉發(fā)哦！好文章要讓更多人看到嘛
+ L) A' L: f, p4 Y2 g4 S* b4 B4 R$ Q( g

6 o) s1 ]9 E8 X: E6 t

文章名稱：PCB走線規(guī)則與各類信號布線注意事項

文章作者：攻城獅晨哲

8 s8 g- Y, e# ^) m

---

好啦，你還有什么想了解的嗎？歡迎伙伴們在評論區(qū)滴滴，補充更多干貨！

如果你認為有用，就點贊、關注或轉發(fā)一下吧！

+ u# g$ h+ m+ P; U! i嘉立創(chuàng)EDA出教育版了��！團隊協(xié)作，布置作業(yè)，批量評分，方便管理……
不收取任何費用，國產(chǎn)嘉立創(chuàng)EDA支持高校課程建設，一直在路上！
教育版申請入口

飛什么科

很給力的資料，感謝樓主的分享。

部分用戶

非常有用的資料，mark一下！