如何根據(jù)verligoHDL代碼畫波形圖

圣光之血

rt，實(shí)在找不到答案

，百度上搜也搜不到
. Z  j( j2 A, q5 y- Y+ O; g+ N2 h

5 A% F0 Z- {; |9 X6 j4 E

PCBQA

你可以使用EDA工具（例如ModelSim、Xilinx Vivado等）來根據(jù)Verilog HDL代碼生成波形圖。首先，將Verilog HDL代碼編譯為仿真模型，然后利用仿真模型運(yùn)行波形仿真。在仿真期間，EDA工具將根據(jù)輸入信號(hào)和時(shí)鐘信號(hào)模擬電路行為，并輸出波形圖形。這樣，你就可以可視化電路波形，以便分析和調(diào)試。

PCBQA

初始狀態(tài)a,b為0，10ns后a拉高，再10ns后b拉高，再10ns 后a拉低，然后保持

阿里電子

這不是最簡(jiǎn)單的異或門嗎。。。。輸入信號(hào)給了，畫輸出信號(hào)的波形有點(diǎn)水啊

PCBQA

這樣？

4 X& ~0 I8 |3 l- u" \8 D" C  G6 i

Carlos_Chen

11111111111111