|
引言本文探討了光電共封裝(CPO)技術(shù)在高速數(shù)據(jù)中心異構(gòu)集成領(lǐng)域的重要進展。我們將介紹光學(xué)收發(fā)器的演變、CPO的基本原理,以及將光電子集成芯片(PIC)、電子集成線路(EIC)和專用集成線路(ASIC)集成到緊湊、高性能封裝中的各種方法[1]。8 v0 U" ?) v# h* }* t. w
( w* _% V6 a7 f& o0 l8 R
光電共封裝簡介
J" F# }5 a# {6 e1 E光電共封裝是一種異構(gòu)集成封裝方法,將由光電子集成芯片(PIC)組成的光學(xué)引擎(OE)與由電子集成線路(EIC)和交換ASIC組成的電氣引擎(EE)相結(jié)合。CPO的主要優(yōu)勢包括:縮短OE/EE和ASIC之間的電氣接口長度降低信號驅(qū)動的能耗減少延遲,提高電氣性能[/ol]
( f# P8 Y( D7 H( I為了理解CPO的重要性,我們需要追溯數(shù)據(jù)中心光學(xué)收發(fā)器的演變歷程。$ [' b2 c) Y9 e6 m( ^3 Z
3uyyuaee3d1640878115.png (208.84 KB, 下載次數(shù): 0)
下載附件
保存到相冊
3uyyuaee3d1640878115.png
2024-9-3 13:20 上傳
B8 [( ^, s W+ i圖1展示了光學(xué)收發(fā)器技術(shù)的發(fā)展路線圖,從可插拔光學(xué)模塊到板載光學(xué)模塊(OBO)、近封裝光學(xué)模塊(NPO)和光電共封裝(CPO)。
9 e, c/ u( c) X3 a" J& B& A可插拔收發(fā)器(2000年至今)自2000年以來,SFP、QSFP及其變體等可插拔收發(fā)器在業(yè)界得到廣泛應(yīng)用。這些模塊安裝在印刷電路板(PCB)邊緣,ASIC則連接到封裝基板上。雖然用途廣泛,但PIC/EIC和ASIC之間的距離最長,導(dǎo)致功耗較高,電氣性能較低。
1 _4 ]; g! W+ r1 @板載光學(xué)模塊(OBO)(2018年至今)OBO將收發(fā)器的關(guān)鍵組件(OE和EE)與封裝好的ASIC放置在同一PCB上,排列在ASIC四周。這種方法縮短了PIC/EIC和ASIC之間的距離,與可插拔收發(fā)器相比,功耗和電氣性能得到改善。
/ m2 w2 P* ?- M5 Z近封裝光學(xué)模塊(NPO)(2020年至今)NPO進一步優(yōu)化了布局,將OE/EE放置在可選的光學(xué)基板上,與封裝好的ASIC并排放置在高性能基板上。這種配置消除了通過PCB的高速數(shù)據(jù)帶寬,提供了更好的功耗和電氣性能。光互聯(lián)論壇(OIF)正在開發(fā)超短距離(XSR)+電氣接口,以支持ASIC和光學(xué)元件之間長度達150毫米的NPO。
0 l9 D1 G. b- q+ F光電共封裝(CPO)(2023年至今)CPO代表了最新進展,將OE/EE(有或沒有光學(xué)基板)與ASIC芯片并排放置在同一共封裝基板的四個邊緣。這種配置實現(xiàn)了ASIC和PIC/EIC之間的最短距離,從而獲得最佳的電氣性能。根據(jù)OIF的標(biāo)準(zhǔn),CPO將OE/EE模塊和主ASIC限制在50毫米以內(nèi),通道損耗限制在10 dB。8 ^4 s/ M4 d2 Q: r g( [1 t& Y
異構(gòu)集成方法為了有效實現(xiàn)CPO,開發(fā)了各種異構(gòu)集成技術(shù)。這些方法可以大致分為2D和3D集成方法。
$ b! U3 }9 a( o2 [2D異構(gòu)集成
) h, y: ]! i! O# M+ r. D2D集成涉及將組件并排放置在公共基板上。可能有幾種配置:PIC和EIC在光學(xué)基板上,與ASIC并排放置在共封裝基板上PIC、EIC和ASIC在TSV互連層或有機互連層上PIC、EIC和ASIC在TSV互連層或有機互連層上,然后連接到封裝基板上
" J* w6 a( V3 O" P+ a9 z' n3 `' Z[/ol]! B+ s* C) U9 |2 |6 q: K: i, I- r$ U
5qdxtbsosxh640878215.png (194.21 KB, 下載次數(shù): 1)
下載附件
保存到相冊
5qdxtbsosxh640878215.png
2024-9-3 13:20 上傳
% w; Y3 H& o( y7 E圖2展示了ASIC、EIC和PIC在共封裝基板上的各種2D異構(gòu)集成方法。
7 J" x6 `/ v! R* E) D) @: W0 {! q' `
帶橋接的2D集成為了增強組件之間的連接,可以使用硅橋或嵌入式多芯片互連橋(EMIB):使用微凸點連接Chiplet(ASIC、EIC和PIC)的硅橋采用Cu-Cu無凸點混合鍵合的硅橋嵌入共封裝基板腔體中的英特爾EMIB[/ol]
/ j% u2 N, I9 X! s
fialhbzpeny640878315.png (187.71 KB, 下載次數(shù): 0)
下載附件
保存到相冊
fialhbzpeny640878315.png
2024-9-3 13:20 上傳
( d" P2 I( ]9 |" H5 H: u
圖3展示了使用硅橋在共封裝基板上進行ASIC、EIC和PIC的2D異構(gòu)集成。
. T6 ] V2 O4 e6 Z8 K) Z. f3D異構(gòu)集成3D集成涉及垂直堆疊組件,提供更高的密度和潛在的更好性能。PIC和EIC的各種3D集成方法包括:使用微凸點的正面對正面堆疊使用微凸點和硅通孔(TSV)的正面對背面堆疊無凸點Cu-Cu混合鍵合使用TSV互連層或有機互連層的堆疊[/ol]" f, T/ L9 a. F/ l: N
i5t15ujvkrr640878415.png (161.16 KB, 下載次數(shù): 0)
下載附件
保存到相冊
i5t15ujvkrr640878415.png
2024-9-3 13:20 上傳
; F% G0 e6 o$ W$ h! ]3 T圖4展示了EIC和PIC的各種3D異構(gòu)集成技術(shù)。
; C5 T* J; G: L0 Y# u/ gASIC、PIC和EIC的3D集成將PIC和EIC的3D集成與ASIC放置相結(jié)合,形成了幾種CPO配置:3D堆疊的PIC和EIC在光學(xué)基板上,與ASIC并排放置在共封裝基板上3D堆疊的PIC和EIC與ASIC在TSV互連層或有機互連層上3D堆疊的PIC和EIC與ASIC在TSV互連層或有機互連層上,連接到封裝基板上
; U( n" P; r" v' e, g( S$ z; |[/ol]% t( v: F; ~8 \8 {, \/ e+ ?
kmcv0rfaitu640878515.png (198.49 KB, 下載次數(shù): 0)
下載附件
保存到相冊
kmcv0rfaitu640878515.png
2024-9-3 13:20 上傳
4 G. _& L( t" R: K. ]4 Q
圖5展示了ASIC、EIC和PIC的3D異構(gòu)集成方法。
+ @4 D1 k1 B( w9 I8 V3 U先進的CPO配置隨著數(shù)據(jù)中心交換機從25.6 Tbit/s發(fā)展到51.2 Tbit/s,對更緊湊、更高效的CPO解決方案的需求變得越來越重要。兩種創(chuàng)新方法解決了這一挑戰(zhàn):
" E/ b% H' N$ _1. 使用混合鍵合的堆疊PIC和EIC
" c3 `' k2 K7 X0 n3 b
weqqgvooo3p640878615.png (184.04 KB, 下載次數(shù): 0)
下載附件
保存到相冊
weqqgvooo3p640878615.png
2024-9-3 13:20 上傳
- x5 }8 d1 ]* S# Y" D S E
圖6展示了使用PIC和EIC的3D堆疊和混合鍵合的51.2 Tbit/s交換機的光電共封裝方法。
6 w. X' U3 m4 @3 u/ L* @2. 使用有機互連層的堆疊PIC和EIC2 y5 e) R& X+ ^& E7 w
qieyjvfqojw640878715.png (124.79 KB, 下載次數(shù): 0)
下載附件
保存到相冊
qieyjvfqojw640878715.png
2024-9-3 13:20 上傳
2 }. @" k' L. d7 D) d: }
圖7展示了另一種使用有機互連層堆疊PIC和EIC的51.2 Tbit/s交換機的光電共封裝方法。5 U3 t1 ^3 b. ]( m, p: c! D
3 v. W7 y3 ~; Z! N ^ K
帶橋接的3D集成將3D集成技術(shù)與橋接技術(shù)相結(jié)合提供了額外的優(yōu)勢:通過硅橋連接到ASIC的3D堆疊PIC和EIC使用英特爾EMIB的3D堆疊PIC和EIC與ASIC使用嵌入扇出型有機互連層的硅橋的3D堆疊PIC和EIC與ASIC[/ol]
6 z% u9 p* k& I0 x& S
dsjay0fj1ey640878815.png (154.15 KB, 下載次數(shù): 0)
下載附件
保存到相冊
dsjay0fj1ey640878815.png
2024-9-3 13:20 上傳
" ]- |" ^+ e, g9 c' B$ D
圖8展示了在共封裝基板上使用硅橋進行ASIC、EIC和PIC的3D異構(gòu)集成。
$ e' t1 d+ A3 ` N7 I! N
. P$ @7 w2 e( i7 ^玻璃基板:下一個前沿英特爾最近宣布的下一代高功率處理器玻璃基板技術(shù)引起了業(yè)界的興趣。與有機基板相比,玻璃基板具有以下優(yōu)勢:表面更光滑、更平坦能夠集成用于光傳輸?shù)牟▽?dǎo)優(yōu)越的光學(xué)性能更好的熱穩(wěn)定性、機械穩(wěn)定性和尺寸穩(wěn)定性更高的互連密度改善信號速度、功率傳輸和設(shè)計規(guī)則[/ol]7 @& G' J1 F0 r$ M( w7 d m& q
然而,玻璃基板也帶來了挑戰(zhàn),包括更高的生產(chǎn)成本、初期良率問題以及建立可行的商業(yè)生產(chǎn)生態(tài)系統(tǒng)的需求。
) D1 G1 F" j$ x7 H+ U! m
tu4xjt4jiik640878915.png (144.19 KB, 下載次數(shù): 1)
下載附件
保存到相冊
tu4xjt4jiik640878915.png
2024-9-3 13:20 上傳
! g' n9 ^. u; U0 ^; p, R
圖9展示了使用玻璃互連層進行EIC和PIC的3D異構(gòu)集成。
" l% j s6 H' F. w( l
, {3 F7 M* c6 Z: v/ [: u% g
3 Q( y, P6 H/ D5 ?
qgkzg45obkj640879015.png (125.71 KB, 下載次數(shù): 0)
下載附件
保存到相冊
qgkzg45obkj640879015.png
2024-9-3 13:20 上傳
8 e1 `; p* ~' j& ?
圖10展示了使用玻璃互連層在共封裝基板上進行ASIC、EIC和PIC的3D異構(gòu)集成。
/ l1 ? t$ s0 s$ r( Z. m基于玻璃互連層的CPO的組裝過程包括以下幾個步驟:在玻璃基板上蝕刻腔體并創(chuàng)建穿透玻璃通孔(TGV)使用芯片附著和保持裝置將PIC放置在腔體中用模塑樹脂填充間隙制造重分布層(RDL)和玻璃波導(dǎo)組裝光纖耦合器和光纖在EIC和PIC之間進行微凸點鍵合或Cu-Cu混合鍵合[/ol]
; k6 m3 P8 x% C6 Z* S5 k4 f
uijh32xy240640879116.png (308.88 KB, 下載次數(shù): 0)
下載附件
保存到相冊
uijh32xy240640879116.png
2024-9-3 13:20 上傳
) d* N/ F8 t' X8 Z' [$ a# y
圖11概述了使用玻璃互連層在共封裝基板上制造ASIC、EIC和PIC的3D異構(gòu)集成的過程。 K- A. G$ b3 n& N# j1 _1 n
: f0 Q8 P4 B! L. d- V+ p6 |( r5 d
結(jié)論光電共封裝代表了高速數(shù)據(jù)中心異構(gòu)集成技術(shù)的重大進步。通過將光電和電子組件組合成緊湊、高效的封裝,CPO與傳統(tǒng)的可插拔收發(fā)器相比,提供了更好的性能、更低的功耗和更低的延遲。9 I% F0 m: N( u9 z) j) g8 b: g
隨著數(shù)據(jù)中心交換機的不斷發(fā)展,3D堆疊、硅橋和玻璃基板等創(chuàng)新集成技術(shù)將在滿足下一代系統(tǒng)需求方面發(fā)揮關(guān)鍵作用。從25.6 Tbit/s到51.2 Tbit/s交換機的發(fā)展需要更復(fù)雜的封裝解決方案,推動了先進CPO配置的發(fā)展。& z# Z6 P6 b0 T7 D- ]
盡管仍然存在挑戰(zhàn),特別是在采用玻璃基板方面,但CPO的潛在優(yōu)勢是巨大的。隨著業(yè)界不斷完善這些技術(shù),我們可以期待數(shù)據(jù)中心性能、效率和可擴展性的進一步提高。$ Z- {6 |+ J* i! p0 b2 {/ N
光電共封裝的未來在于成功集成多種技術(shù),包括先進材料、3D集成技術(shù)和新型互連解決方案。隨著研究人員和工程師繼續(xù)推動可能性的界限,CPO無疑將在塑造下一代高速、高性能數(shù)據(jù)中心方面發(fā)揮關(guān)鍵作用。" K9 R! o+ e; W3 |7 R0 k+ u# @5 L
參考文獻[1]J. H. Lau, "Co-packaged Optics," in Flip Chip, Hybrid Bonding, Fan-In, and Fan-Out Technology. Singapore: Springer Nature Singapore Pte Ltd., 2024, ch. 6, pp. 471-491.2 y7 g8 [& D0 e6 D% R$ F
- END -: F& |4 p) P# E; ~& i$ ^0 }" n
9 ~' }9 t& m! j' C! S軟件申請我們歡迎化合物/硅基光電子芯片的研究人員和工程師申請體驗免費版PIC Studio軟件。無論是研究還是商業(yè)應(yīng)用,PIC Studio都可提升您的工作效能。( q* v' t8 W& R2 v, l/ P7 S
點擊左下角"閱讀原文"馬上申請
# S) P; L2 n& Q# J6 g, |
- f$ M+ N8 P6 W, \& {: L' W歡迎轉(zhuǎn)載4 m) X7 N7 E" C& F7 W
3 d0 a4 X* w2 n轉(zhuǎn)載請注明出處,請勿修改內(nèi)容和刪除作者信息!9 x2 o* z4 b8 B1 W& q$ b& r( P) _
% i! Z9 Q5 X6 |# _# D* ~5 }5 f
, R: K6 |4 `4 |: A4 i2 |; m1 s/ Q5 S* l+ g0 Y7 U V
kjcquzsh3vj640879216.gif (16.04 KB, 下載次數(shù): 0)
下載附件
保存到相冊
kjcquzsh3vj640879216.gif
2024-9-3 13:20 上傳
7 O" H; _* L5 v
" n! ^1 O" P2 z7 ^# z- p/ r8 ?關(guān)注我們8 k+ u# r" ~0 W! T0 `- T$ J1 H# \' k
- A0 c* H$ e9 c6 l T' I
4 r5 G& B% E4 \1 `" \
yfyhnivb2rn640879316.png (31.33 KB, 下載次數(shù): 0)
下載附件
保存到相冊
yfyhnivb2rn640879316.png
2024-9-3 13:20 上傳
$ X6 q1 @" ]5 i k3 Z2 ^) E; f
|
0 @3 t$ w5 w, L# {/ D8 x
1armvrllupj640879416.png (82.79 KB, 下載次數(shù): 0)
下載附件
保存到相冊
1armvrllupj640879416.png
2024-9-3 13:20 上傳
% D- W# }7 p& p9 Y( g c
|
2 U4 M* w0 H R1 \' x
5lv041hfeav640879516.png (21.52 KB, 下載次數(shù): 0)
下載附件
保存到相冊
5lv041hfeav640879516.png
2024-9-3 13:20 上傳
0 b; N+ l) J- F+ D7 ]% p( a P
|
9 w/ R! d5 q( `1 A8 N. c; }
5 G- N7 h. U d' V0 {1 Q2 F4 j- j
/ k2 x' C! v. Z" e' n Q6 y
關(guān)于我們:) l; v, U5 T2 H- p8 t' P0 Q
深圳逍遙科技有限公司(Latitude Design Automation Inc.)是一家專注于半導(dǎo)體芯片設(shè)計自動化(EDA)的高科技軟件公司。我們自主開發(fā)特色工藝芯片設(shè)計和仿真軟件,提供成熟的設(shè)計解決方案如PIC Studio、MEMS Studio和Meta Studio,分別針對光電芯片、微機電系統(tǒng)、超透鏡的設(shè)計與仿真。我們提供特色工藝的半導(dǎo)體芯片集成電路版圖、IP和PDK工程服務(wù),廣泛服務(wù)于光通訊、光計算、光量子通信和微納光子器件領(lǐng)域的頭部客戶。逍遙科技與國內(nèi)外晶圓代工廠及硅光/MEMS中試線合作,推動特色工藝半導(dǎo)體產(chǎn)業(yè)鏈發(fā)展,致力于為客戶提供前沿技術(shù)與服務(wù)。
+ j2 ]2 z" u* U7 u2 k7 ?' ~. ]; ]$ N+ L! V
http://www.latitudeda.com/
1 ? u& n1 G# d5 b" M9 G, Q(點擊上方名片關(guān)注我們,發(fā)現(xiàn)更多精彩內(nèi)容) |
|